أنظمة العد
- القيم الموضعية
- الثنائي 2k، الثماني 8k، الست عشري 16k
- إلى العشري
- Σ dk·bk
- من العشري
- اقسم على الأساس، واقرأ البواقي من الأسفل إلى الأعلى
- الست عشري ↔ الثنائي
- رقم ست عشري واحد = 4 بتات
- المتمم الثنائي
- اعكس البتات وأضف 1
أوراق القوانين، وأهم خطوات الحل لكل موضوع، و6 مسألة تدريبية، مع الحلول الكاملة في الخلف.
اضبط البتات بحيث تخزن −105 في المتمم الثنائي بـ 8 بتات. إذا قُرئ كعدد بدون إشارة، فما قيمة النمط U؟
اضبط البتات على الناتج بـ 8 بتات لـ 0101 1001 >> 2. ما قيمة الناتج R بالعشري؟
لمضاعِف 4-إلى-1 مدخلا الاختيار S₁ = A و S₀ = B، ومداخل بياناته موصولة بـ I₀ = C′, I₁ = C, I₂ = 0, I₃ = C. في كم من تركيبات A و B و C الثماني يكون المخرج F = 1؟ جد N.
مسجّل إزاحة من 4 بتّات Q₃Q₂Q₁Q₀ يحمل 0001. عند كل حافة ساعة تنزاح البتّات مكانًا واحدًا إلى اليمين (Q₃ → Q₂ → Q₁ → Q₀، ويضيع Q₀) ويدخل المدخل التسلسلي إلى Q₃. المدخل التسلسلي هو 0, 0, 0, 0, 1, 0 عند الحواف 6. أعطِ الحالة النهائية Q = Q₃Q₂Q₁Q₀ كعدد عشري.
يأخذ مسجّل عينات من 4 قنوات بمعدل 1 kHz لكل منها بمحوّل ADC بـ 24 بت. تُخزَّن كل عينة في عدد صحيح من البايتات. أوجد الذاكرة M اللازمة لتسجيل مدته 60 min، بوحدة MB (1 MB = 10⁶ بايت).
يبث محوّل ADC بـ 16 بت كل عينة عبر UART بمعدل 115200 baud وبالصيغة 8E1 (بت بدء، و8 بتات بيانات، وتكافؤ زوجي، وبت إيقاف واحد). تُرسل كل عينة في 2 بايت كاملة والوصلة مشغولة طوال الوقت. أوجد أعلى تردد للإشارة fmax يمكن أخذ عيناته دون تداخل طيفي، بوحدة Hz.
الإجابة: U = 151
ضبط البتات: قيمة كل بت قوة للعدد اثنين (128 و64 … و1). الرقم السداسي عشري الواحد يساوي أربع بتات تمامًا، وفي المتمم الثنائي بـ 8 بتات تساوي قيمة البت الأيسر −128. وتعمل العمليات على مستوى البت على كل موضع بت على حدة.
الإجابة: R = 22
ضبط البتات: قيمة كل بت قوة للعدد اثنين (128 و64 … و1). الرقم السداسي عشري الواحد يساوي أربع بتات تمامًا، وفي المتمم الثنائي بـ 8 بتات تساوي قيمة البت الأيسر −128. وتعمل العمليات على مستوى البت على كل موضع بت على حدة.
الإزاحة إلى اليمين بمقدار 2 تنقل كل بت 2 مواضع إلى اليمين؛ وتُفقد البتات التي تسقط من الطرف الأيمن وتدخل أصفار من اليسار.
الإجابة: N = 3
المضاعِف (MUX): يمرّر المضاعِف 2ⁿ-إلى-1 أحد مداخل البيانات إلى المخرج؛ وخطوط الاختيار، مقروءة كعدد ثنائي، تحدد أيّها. لمضاعِف 4-إلى-1 مع الاختيارين S₁S₀ = AB، F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. وبوصل مداخل البيانات بـ 0 أو 1 أو C أو C′ ينتج المضاعِف أي دالة في A و B و C، وهي طريقة شائعة لبناء المنطق بشريحة واحدة.
الإجابة: Q = 4
القلّابات والعدّادات: لا يتغير القلّاب إلا عند الحافة الفعالة للساعة. يَنسخ D مدخله (Q⁺ = D)؛ و T يتبدّل عندما T = 1؛ و JK يحتفظ عند 00، ويصفّر عند 01، ويضبط عند 10، ويتبدّل عند 11. للعدّاد الثنائي ذي n بتّات 2ⁿ حالة ويعدّ بالنمط 2ⁿ؛ وعدّاد mod-N يعدّ 0 و 1 … حتى N − 1 ثم يعود إلى 0، ويحتاج إلى أصغر n يحقق 2ⁿ ≥ N قلّابات. تُنصّف كل مرحلة في العدّاد المتموّج التردد، فيعمل الخرج الأخير لعدّاد mod-N بالتردد fclk/N. لعدّاد جونسون من n قلّابات 2n حالة، وللعدّاد الحلقي n.
الإجابة: M = 43,2 MB
معدلات البيانات: تسلّم كل قناة fs عينة في الثانية، كل منها N بت، فيكون المعدل الخام القنوات × fs × N bit/s. وفي الذاكرة تشغل العينة عددًا صحيحًا من البايتات (عينة 12 بت تُخزَّن في بايتين)، فتكون الذاكرة اللازمة لتسجيل ما يساوي القنوات × fs × البايتات لكل عينة × الزمن. يحوّل محوّل ADC متعدد القنوات القنوات واحدة تلو الأخرى: يستغرق كل تحويل (مع زمن الاستقرار) t، فتستغرق جولة n قناة n·t وتُؤخذ عينات كل قناة بمعدل 1/(n·t).
الإجابة: fmax = 2618 Hz
UART: وصلة تسلسلية غير متزامنة ترسل كل بايت في إطار: بت بدء واحد (منخفض)، وبتات البيانات، وبت تكافؤ اختياري، وبت إيقاف أو بتّا إيقاف (مرتفع). معدل الباود هو عدد البتات في الثانية، لذا يستغرق البت الواحد Tb = 1/baud ويستغرق إطار من n بت زمن n/baud. للصيغة الشائعة 8N1 عشرة بتات لكل بايت. يقسم مولّد الباود تردد الساعة: baud = fclk/(16·D) مع عدد صحيح D، فيختلف معدل الباود الفعلي قليلًا عن المطلوب؛ وخطأ أقل من نحو 2 % مقبول عادةً.
ExamProblems · examproblems.com/courses/digital-electronics