Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
valores posicionales en complemento a dos1−12816413211618140211

El patrón de 8 bits 1111 1101 guarda un entero con signo en complemento a dos. ¿Cuál es su valor N en decimal?

1111 11018 bit
N =
2.Sistemas de numeraciónDifícil
haz clic en los bits para ponerlos012806403201608040201

Pon los bits al resultado de 8 bits de 0101 0011 >> 1. ¿Cuál es el valor R del resultado en decimal?

0101 0011>> 1
R =
3.Lógica digital: puertas, mapas K y biestablesMedia
ABC000111100101324576

Simplifica F = B′C′ + ABC′ + B′C + A′BC a su forma mínima de suma de productos. ¿Cuántos literales, L, contiene la expresión simplificada?

F = B′C′ + ABC′ + B′C + A′BC
L =
4.Lógica digital: puertas, mapas K y biestablesDifícil
ABCD0001111000011110X01113X2140507X6012X13115X1408X9011X10

Para F(A, B, C, D) = Σm(1, 3, 4, 15) + d(0, 2, 6, 9, 10, 13, 14), donde d marca las condiciones indiferentes, halla el número N de implicantes primos esenciales.

F(A, B, C, D) = Σm(1, 3, 4, 15) + d(0, 2, 6, 9, 10, 13, 14)
N =
5.Adquisición de datos y muestreoMedia
Vin​N = ?1 V2ᴺ − 10≤ 1 mV

Un ADC con un rango de entrada de 0 a 1 V debe resolver pasos de 1 mV o menos. Halla el menor número de bits N.

VFSR = 1 Vresolución = 1 mV
N =
6.Adquisición de datos y muestreoDifícil
1216⋮16 ch∿01tc​ = 2 µstset​ = 2 µsfs​ = ?

Un multiplexor de 16 canales alimenta un solo ADC. Cada conversión tarda 2 µs, y tras cada cambio de canal la entrada necesita 2 µs para estabilizarse. Los canales se recorren por turnos sin pausa. Halla la frecuencia de muestreo fs de cada canal, en kHz.

n = 16tc = 2 µstset = 2 µs
fs = kHz

3Disoluciones

1.Sistemas de numeración

Respuesta: N = −3

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Sumar los valores posicionales

Los demás bits conservan sus valores positivos normales.

−128 + 64 + 32 + 16 + 8 + 4 + 1 = −3

Respuesta

N = −3
2.Sistemas de numeración

Respuesta: R = 41

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Bit a bit

Desplazar a la derecha 1 mueve cada bit 1 posiciones a la derecha; los bits que salen por el extremo derecho se pierden y entran ceros por la izquierda.

0101 0011 >> 1
= 0010 1001

Valor del resultado

0010 1001₂ = 41

Respuesta

R = 41
3.Lógica digital: puertas, mapas K y biestables

Respuesta: L = 5

Álgebra de Boole: las reglas que simplifican expresiones son X + X′ = 1 y X·X′ = 0, X + X = X, la absorción X + X·Y = X, la regla de combinación X·Y + X·Y′ = X, X + X′Y = X + Y y el teorema del consenso XY + X′Z + YZ = XY + X′Z. Las leyes de De Morgan convierten (X·Y)′ en X′ + Y′ y (X + Y)′ en X′·Y′. Un mapa de Karnaugh aplica estas reglas de forma gráfica: cada grupo de dos celdas vecinas es un uso de XY + XY′ = X.

Minitérminos de la expresión

B′C′ → m(0, 4)
ABC′ → m(6)
B′C → m(1, 5)
A′BC → m(3)
ABC00011110011011130214150716

Agrupa y lee

F = B′ + A′C + AC′

Cuenta los literales

L = 5

Respuesta

L = 5
4.Lógica digital: puertas, mapas K y biestables

Respuesta: N = 2

Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.

Implicantes primos

Los grupos más grandes que se pueden formar con 1 y X.

B′C′D, A′D′, A′B′, ABD, ABC
ABCD0001111000011110X01113X2140507X6012X13115X1408X9011X10

Implicantes primos esenciales

A′D′, A′B′
N = 2

Respuesta

N = 2
5.Adquisición de datos y muestreo

Respuesta: N = 10

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Pasos necesarios

1000 mV/1 mV = 1000

Bits

log₂(1000) = 9,966
29 = 512 < 1000 ≤ 210 = 1024
N = 10

Respuesta

N = 10
6.Adquisición de datos y muestreo

Respuesta: fs = 15,63 kHz

Tasas de datos: cada canal entrega fs muestras por segundo de N bits, así que la tasa en bruto es canales × fs × N bit/s. En memoria una muestra ocupa bytes completos (una muestra de 12 bits se almacena en 2 bytes), así que la memoria de una grabación es canales × fs × bytes por muestra × tiempo. Un ADC multiplexado convierte los canales uno tras otro: cada conversión (con estabilización) tarda t, así que una ronda de n canales tarda n·t y cada canal se muestrea a 1/(n·t).

Tiempo por canal

2 + 2 = 4 µs

Tiempo por barrido

16·4 = 64 µs

Frecuencia de muestreo por canal

fs = 1/64 µs = 15,63 kHz

Respuesta

fs = 15,63 kHz

ExamProblems · examproblems.com/courses/digital-electronics