Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
complemento a dos de 8 bits?−128?64?32?16?8?4?2?1

Escribe −53 como patrón de 8 bits en complemento a dos. Lee el patrón como un número binario sin signo: ¿cuál es su valor U en decimal?

N = −538 bit
U =
2.Sistemas de numeraciónDifícil
haz clic en los bits para ponerlos012806403201608040201

Pon los bits al resultado de 8 bits de 0100 1010 >> 1. ¿Cuál es el valor R del resultado en decimal?

0100 1010>> 1
R =
3.Lógica digital: puertas, mapas K y biestablesMedia
ABC000111100101324576

Simplifica F = AB′ + BC′ + A′C′ a su forma mínima de suma de productos. ¿Cuántos literales, L, contiene la expresión simplificada?

F = AB′ + BC′ + A′C′
L =
4.Lógica digital: puertas, mapas K y biestablesDifícil
CLKJK1234567

Un biestable JK activado por flanco de subida empieza con Q = 0 y recibe las entradas mostradas en 7 flancos de subida del reloj. ¿Cuántas veces, N, cambia Q de estado?

Q₀ = 0JK
N =
5.Adquisición de datos y muestreoMedia
128⋮8 ch∿01N = 101 kHz? MB

Un registrador muestrea 8 canales a 1 kHz cada uno con un ADC de 10 bits. Cada muestra se almacena en bytes completos. Halla la memoria M necesaria para una grabación de 30 min, en MB (1 MB = 10⁶ bytes).

n = 8fs = 1 kHzN = 10t = 30 min
M = MB
6.Adquisición de datos y muestreoDifícil
126⋮6 ch∿01tc​ = 10 µstset​ = 0,5 µsfs​ = ?

Un multiplexor de 6 canales alimenta un solo ADC. Cada conversión tarda 10 µs, y tras cada cambio de canal la entrada necesita 0,5 µs para estabilizarse. Los canales se recorren por turnos sin pausa. Halla la frecuencia de muestreo fs de cada canal, en kHz.

n = 6tc = 10 µstset = 0,5 µs
fs = kHz

3Disoluciones

1.Sistemas de numeración

Respuesta: U = 203

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Invertir y sumar uno

53 = 0011 0101
invertido: 1100 1010
+1 → 1100 1011

Leerlo sin signo

1100 1011₂ = 256 − 53 = 203

Respuesta

U = 203
2.Sistemas de numeración

Respuesta: R = 37

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Bit a bit

Desplazar a la derecha 1 mueve cada bit 1 posiciones a la derecha; los bits que salen por el extremo derecho se pierden y entran ceros por la izquierda.

0100 1010 >> 1
= 0010 0101

Valor del resultado

0010 0101₂ = 37

Respuesta

R = 37
3.Lógica digital: puertas, mapas K y biestables

Respuesta: L = 3

Álgebra de Boole: las reglas que simplifican expresiones son X + X′ = 1 y X·X′ = 0, X + X = X, la absorción X + X·Y = X, la regla de combinación X·Y + X·Y′ = X, X + X′Y = X + Y y el teorema del consenso XY + X′Z + YZ = XY + X′Z. Las leyes de De Morgan convierten (X·Y)′ en X′ + Y′ y (X + Y)′ en X′·Y′. Un mapa de Karnaugh aplica estas reglas de forma gráfica: cada grupo de dos celdas vecinas es un uso de XY + XY′ = X.

Minitérminos de la expresión

AB′ → m(4, 5)
BC′ → m(2, 6)
A′C′ → m(0, 2)
ABC00011110011001031214150716

Agrupa y lee

F = C′ + AB′

Cuenta los literales

L = 3

Respuesta

L = 3
4.Lógica digital: puertas, mapas K y biestables

Respuesta: N = 3

Biestables y contadores: un biestable cambia solo en el flanco activo del reloj. D copia su entrada (Q⁺ = D); T conmuta cuando T = 1; JK mantiene con 00, pone a 0 con 01, pone a 1 con 10 y conmuta con 11. Un contador binario de n bits tiene 2ⁿ estados y cuenta módulo 2ⁿ; un contador módulo N cuenta 0, 1, …, N − 1 y vuelve a 0, y necesita el menor n con 2ⁿ ≥ N biestables. Cada etapa de un contador asíncrono divide la frecuencia a la mitad, así que la última salida de un contador módulo N funciona a fclk/N. Un contador Johnson de n biestables tiene 2n estados y un contador en anillo, n.

Q tras cada flanco

Un biestable JK: 00 mantiene, 01 pone a 0 (Q = 0), 10 pone a 1 (Q = 1), 11 conmuta.

1: J = 0, K = 1 → Q = 0
2: J = 0, K = 1 → Q = 0
3: J = 1, K = 0 → Q = 1
4: J = 0, K = 0 → Q = 1
5: J = 1, K = 0 → Q = 1
6: J = 0, K = 1 → Q = 0
7: J = 1, K = 0 → Q = 1

Cuenta los cambios

0 → 0 → 0 → 1 → 1 → 1 → 0 → 1
N = 3

Respuesta

N = 3
5.Adquisición de datos y muestreo

Respuesta: M = 28,8 MB

Tasas de datos: cada canal entrega fs muestras por segundo de N bits, así que la tasa en bruto es canales × fs × N bit/s. En memoria una muestra ocupa bytes completos (una muestra de 12 bits se almacena en 2 bytes), así que la memoria de una grabación es canales × fs × bytes por muestra × tiempo. Un ADC multiplexado convierte los canales uno tras otro: cada conversión (con estabilización) tarda t, así que una ronda de n canales tarda n·t y cada canal se muestrea a 1/(n·t).

Bytes por muestra

⌈10/8⌉ = 2 B

Tasa de bytes

8·1000·2 = 16000 B/s

Memoria

M = 16000·1800 = 2,88 × 10⁷ B = 28,8 MB

Respuesta

M = 28,8 MB
6.Adquisición de datos y muestreo

Respuesta: fs = 15,87 kHz

Tasas de datos: cada canal entrega fs muestras por segundo de N bits, así que la tasa en bruto es canales × fs × N bit/s. En memoria una muestra ocupa bytes completos (una muestra de 12 bits se almacena en 2 bytes), así que la memoria de una grabación es canales × fs × bytes por muestra × tiempo. Un ADC multiplexado convierte los canales uno tras otro: cada conversión (con estabilización) tarda t, así que una ronda de n canales tarda n·t y cada canal se muestrea a 1/(n·t).

Tiempo por canal

10 + 0,5 = 10,5 µs

Tiempo por barrido

6·10,5 = 63 µs

Frecuencia de muestreo por canal

fs = 1/63 µs = 15,87 kHz

Respuesta

fs = 15,87 kHz

ExamProblems · examproblems.com/courses/digital-electronics