Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
complemento a dos de 8 bits?−128?64?32?16?8?4?2?1

Escribe −89 como patrón de 8 bits en complemento a dos. Lee el patrón como un número binario sin signo: ¿cuál es su valor U en decimal?

N = −898 bit
U =
2.Sistemas de numeraciónDifícil
complemento a dos de 10 bits, N = ??signo?????????

¿Cuál es el entero más negativo N que se puede guardar en complemento a dos de 10 bits?

10 bit
N =
3.Lógica digital: puertas, mapas K y biestablesMedia
MUX0I0​C′I1​1I2​1I3​ABS1​S0​F

Un multiplexor de 4 a 1 tiene sus entradas de selección S₁ = A y S₀ = B, y sus entradas de datos conectadas a I₀ = 0, I₁ = C′, I₂ = 1, I₃ = 1. ¿Para cuántas de las 8 combinaciones de A, B y C la salida es F = 1? Halla N.

I₀ = 0I₁ = C′I₂ = 1I₃ = 1
N =
4.Lógica digital: puertas, mapas K y biestablesDifícil
CLKT123456

Un biestable T activado por flanco de subida empieza con Q = 0 y recibe las entradas mostradas. Haz clic en el primer flanco de reloj en el que Q pasa de 1 a 0.

Q₀ = 0T
  1. 1flanco de reloj 1
  2. 2flanco de reloj 2
  3. 3flanco de reloj 3
  4. 4flanco de reloj 4
  5. 5flanco de reloj 5
  6. 6flanco de reloj 6
5.Adquisición de datos y muestreoMedia
Vin​N = ?10 V2ᴺ − 10≤ 1 mV

Un ADC con un rango de entrada de 0 a 10 V debe resolver pasos de 1 mV o menos. Halla el menor número de bits N.

VFSR = 10 Vresolución = 1 mV
N =
6.Adquisición de datos y muestreoDifícil
T20 mV/°C×20∿01N = 12, 2,5 V? °C/LSB

Un sensor de temperatura da 20 mV/°C (0 V a 0 °C). Su señal se amplifica 20 veces y se aplica a un ADC de 12 bits con un rango de 0 a 2,5 V (1 LSB = VFSR/2ᴺ). Halla la variación de temperatura ΔTLSB que corresponde a un LSB.

S = 20 mV/°CG = 20N = 12VFSR = 2,5 V
ΔTLSB = °C

3Disoluciones

1.Sistemas de numeración

Respuesta: U = 167

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Invertir y sumar uno

89 = 0101 1001
invertido: 1010 0110
+1 → 1010 0111

Leerlo sin signo

1010 0111₂ = 256 − 89 = 167

Respuesta

U = 167
2.Sistemas de numeración

Respuesta: N = −512

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Valor más negativo

−29 = −512

Respuesta

N = −512
3.Lógica digital: puertas, mapas K y biestables

Respuesta: N = 5

Multiplexor: un multiplexor de 2ⁿ a 1 pasa una de sus entradas de datos a la salida; las líneas de selección, leídas como un número binario, eligen cuál. En un MUX de 4 a 1 con selecciones S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Conectar las entradas de datos a 0, 1, C o C′ hace que el MUX produzca cualquier función de A, B y C, lo que es una forma habitual de construir lógica con un solo chip.

Expresión de la salida

F = A′BC′ + AB′ + AB

Filas con F = 1

ABC = 010, 100, 101, 110, 111
N = 5

Respuesta

N = 5
4.Lógica digital: puertas, mapas K y biestables

Respuesta: flanco de reloj 4

Biestables y contadores: un biestable cambia solo en el flanco activo del reloj. D copia su entrada (Q⁺ = D); T conmuta cuando T = 1; JK mantiene con 00, pone a 0 con 01, pone a 1 con 10 y conmuta con 11. Un contador binario de n bits tiene 2ⁿ estados y cuenta módulo 2ⁿ; un contador módulo N cuenta 0, 1, …, N − 1 y vuelve a 0, y necesita el menor n con 2ⁿ ≥ N biestables. Cada etapa de un contador asíncrono divide la frecuencia a la mitad, así que la última salida de un contador módulo N funciona a fclk/N. Un contador Johnson de n biestables tiene 2n estados y un contador en anillo, n.

Q tras cada flanco

Un biestable T conmuta en cada flanco de subida con T = 1 y se mantiene con T = 0.

1: T = 0 → Q = 0
2: T = 1 → Q = 1
3: T = 0 → Q = 1
4: T = 1 → Q = 0
5: T = 0 → Q = 0
6: T = 0 → Q = 0

Primer cambio de 1 a 0

flanco de reloj 4

Respuesta

flanco de reloj 4
5.Adquisición de datos y muestreo

Respuesta: N = 14

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Pasos necesarios

10000 mV/1 mV = 10000

Bits

log₂(10000) = 13,29
213 = 8192 < 10000 ≤ 214 = 16384
N = 14

Respuesta

N = 14
6.Adquisición de datos y muestreo

Respuesta: ΔTLSB = 0,001526 °C

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Tamaño del paso

1 LSB = 2500/4096 = 0,6104 mV

Sensibilidad en el ADC

20·20 = 400 mV/°C

Resolución de temperatura

ΔTLSB = 0,6104/400 = 0,001526 °C

Respuesta

ΔTLSB = 0,001526 °C

El ADC alcanza el fondo de escala a 6,25 °C.

ExamProblems · examproblems.com/courses/digital-electronics