En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.
1Fórmulas y métodos
Sistemas de numeración
Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1
Lógica digital: puertas, mapas K y biestables
Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados
Método
En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.
Adquisición de datos y muestreo
Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)
Método
Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.
2Problemas de práctica
1.Sistemas de numeraciónMedia
Pon los bits para que almacenen −116 en complemento a dos de 8 bits. Leído como un número sin signo, ¿cuál es el valor U del patrón?
N = −1168 bit
U =
2.Sistemas de numeraciónDifícil
Un sistema debe dar a cada uno de 3599 elementos su propio código binario de la misma longitud. ¿Cuál es el menor número de bits b necesario?
3599
b = bit
3.Lógica digital: puertas, mapas K y biestablesMedia
Un multiplexor de 4 a 1 tiene sus entradas de selección S₁ = A y S₀ = B, y sus entradas de datos conectadas a I₀ = C′, I₁ = C′, I₂ = C, I₃ = C′. ¿Para cuántas de las 8 combinaciones de A, B y C la salida es F = 1? Halla N.
I₀ = C′I₁ = C′I₂ = CI₃ = C′
N =
4.Lógica digital: puertas, mapas K y biestablesDifícil
Halla la forma SOP mínima de F(A, B, C, D) = Σm(6, 7, 13, 15) + d(2, 3, 9, 10), donde d marca las condiciones indiferentes. ¿Cuántos términos producto, N, tiene?
F(A, B, C, D) = Σm(6, 7, 13, 15) + d(2, 3, 9, 10)
N =
5.Adquisición de datos y muestreoMedia
Un registrador muestrea 2 canales a 2 kHz cada uno con un ADC de 12 bits. Cada muestra se almacena en bytes completos. Halla la memoria M necesaria para una grabación de 2 min, en MB (1 MB = 10⁶ bytes).
n = 2fs = 2 kHzN = 12t = 2 min
M = MB
6.Adquisición de datos y muestreoDifícil
Un ADC de 12 bits envía cada muestra por una UART a 115200 baudios, formato 8N1 (bit de inicio, 8 bits de datos, 1 bit de parada). Cada muestra se envía como 2 byte(s) completo(s) y el enlace está ocupado todo el tiempo. Halla la frecuencia de señal más alta fmax que se puede muestrear sin aliasing, en Hz.
baud = 115200 BdN = 128N1
fmax = Hz
3Disoluciones
1.Sistemas de numeración
Respuesta: U = 140
Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.
Invertir y sumar uno
116 = 0111 0100
invertido: 1000 1011
+1 → 1000 1100
Leerlo sin signo
1000 1100₂ = 256 − 116 = 140
Respuesta
U = 140
2.Sistemas de numeración
Respuesta: b = 12 bit
Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.
Potencias de dos
211 = 2048 < 3599
212 = 4096 ≥ 3599
Respuesta
b = 12
3.Lógica digital: puertas, mapas K y biestables
Respuesta: N = 4
Multiplexor: un multiplexor de 2ⁿ a 1 pasa una de sus entradas de datos a la salida; las líneas de selección, leídas como un número binario, eligen cuál. En un MUX de 4 a 1 con selecciones S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Conectar las entradas de datos a 0, 1, C o C′ hace que el MUX produzca cualquier función de A, B y C, lo que es una forma habitual de construir lógica con un solo chip.
Expresión de la salida
F = A′B′C′ + A′BC′ + AB′C + ABC′
Filas con F = 1
ABC = 000, 010, 101, 110
N = 4
Respuesta
N = 4
4.Lógica digital: puertas, mapas K y biestables
Respuesta: N = 2
Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.
Implicantes primos
Los grupos más grandes que se pueden formar con 1 y X.
BCD, A′C, AC′D, ABD
Cobertura mínima
F = A′C + ABD
N = 2
Respuesta
N = 2
5.Adquisición de datos y muestreo
Respuesta: M = 0,96 MB
Tasas de datos: cada canal entrega fs muestras por segundo de N bits, así que la tasa en bruto es canales × fs × N bit/s. En memoria una muestra ocupa bytes completos (una muestra de 12 bits se almacena en 2 bytes), así que la memoria de una grabación es canales × fs × bytes por muestra × tiempo. Un ADC multiplexado convierte los canales uno tras otro: cada conversión (con estabilización) tarda t, así que una ronda de n canales tarda n·t y cada canal se muestrea a 1/(n·t).
Bytes por muestra
⌈12/8⌉ = 2 B
Tasa de bytes
2·2000·2 = 8000 B/s
Memoria
M = 8000·120 = 960000 B = 0,96 MB
Respuesta
M = 0,96 MB
6.Adquisición de datos y muestreo
Respuesta: fmax = 2880 Hz
UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura Tb = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = fclk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.