Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.
Escribe −109 como patrón de 8 bits en complemento a dos. Lee el patrón como un número binario sin signo: ¿cuál es su valor U en decimal?
Pon los bits al resultado de 8 bits de 0101 0111 << 2. ¿Cuál es el valor R del resultado en decimal?
Un multiplexor de 4 a 1 tiene sus entradas de selección S₁ = A y S₀ = B, y sus entradas de datos conectadas a I₀ = 0, I₁ = C′, I₂ = 0, I₃ = C. ¿Para cuántas de las 8 combinaciones de A, B y C la salida es F = 1? Halla N.
Halla la forma SOP mínima de F(A, B, C, D) = Σm(3, 5, 6, 12, 15) + d(4, 7, 8), donde d marca las condiciones indiferentes. ¿Cuántos términos producto, N, tiene?
Una UART envía bytes a 9600 baudios en el formato 8N1: 8 bits de datos, sin paridad y 1 bit(s) de parada, además del bit de inicio. Halla el mayor número de bytes de datos por segundo que puede transferir.
Un multiplexor de 2 canales alimenta un solo ADC. Cada conversión tarda 2 µs, y tras cada cambio de canal la entrada necesita 0,5 µs para estabilizarse. Los canales se recorren por turnos sin pausa. Halla la frecuencia de muestreo fs de cada canal, en kHz.
Respuesta: U = 147
Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.
Respuesta: R = 92
Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.
Desplazar a la izquierda 2 mueve cada bit 2 posiciones a la izquierda; los bits que salen por el extremo izquierdo se pierden y entran ceros por la derecha.
Respuesta: N = 2
Multiplexor: un multiplexor de 2ⁿ a 1 pasa una de sus entradas de datos a la salida; las líneas de selección, leídas como un número binario, eligen cuál. En un MUX de 4 a 1 con selecciones S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Conectar las entradas de datos a 0, 1, C o C′ hace que el MUX produzca cualquier función de A, B y C, lo que es una forma habitual de construir lógica con un solo chip.
Respuesta: N = 4
Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.
Los grupos más grandes que se pueden formar con 1 y X.
Existe otra agrupación del mismo tamaño; tiene el mismo número de términos y de literales.
Respuesta: RB = 960 B/s
UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura Tb = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = fclk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.
Respuesta: fs = 200 kHz
Tasas de datos: cada canal entrega fs muestras por segundo de N bits, así que la tasa en bruto es canales × fs × N bit/s. En memoria una muestra ocupa bytes completos (una muestra de 12 bits se almacena en 2 bytes), así que la memoria de una grabación es canales × fs × bytes por muestra × tiempo. Un ADC multiplexado convierte los canales uno tras otro: cada conversión (con estabilización) tarda t, así que una ronda de n canales tarda n·t y cada canal se muestrea a 1/(n·t).
ExamProblems · examproblems.com/courses/digital-electronics