Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
complemento a dos de 8 bits?−128?64?32?16?8?4?2?1

Escribe −22 como patrón de 8 bits en complemento a dos. Lee el patrón como un número binario sin signo: ¿cuál es su valor U en decimal?

N = −228 bit
U =
2.Sistemas de numeraciónDifícil
haz clic en los bits para ponerlos012806403201608040201

Pon los bits al resultado de 8 bits de 0001 1100 << 3. ¿Cuál es el valor R del resultado en decimal?

0001 1100<< 3
R =
3.Lógica digital: puertas, mapas K y biestablesMedia
ABCD000111100001111011111111

En este mapa de Karnaugh exactamente un 1 no tiene ningún 1 vecino, así que queda como un grupo de una celda (un minitérmino completo de cuatro literales) en la forma SOP mínima. Cuentan los vecinos a través de los bordes del mapa. Haz clic en esa celda.

F = Σm(2, 6, 7, 9, 10, 11, 12, 15)
  1. 1AB = 00, CD = 00
  2. 2AB = 00, CD = 01
  3. 3AB = 00, CD = 11
  4. 4AB = 00, CD = 10
  5. 5AB = 01, CD = 00
  6. 6AB = 01, CD = 01
  7. 7AB = 01, CD = 11
  8. 8AB = 01, CD = 10
  9. 9AB = 11, CD = 00
  10. 10AB = 11, CD = 01
  11. 11AB = 11, CD = 11
  12. 12AB = 11, CD = 10
  13. 13AB = 10, CD = 00
  14. 14AB = 10, CD = 01
  15. 15AB = 10, CD = 11
  16. 16AB = 10, CD = 10
4.Lógica digital: puertas, mapas K y biestablesDifícil
TQ0​Q0​TQ1​Q1​TQ2​Q2​TQ3​Q3​CLKUP

Un contador binario ascendente de 4 bits empieza en 10 (decimal, Q = 1010). ¿Qué cuenta Q (en decimal) muestra tras 25 pulsos de reloj?

Q0 = 1025n = 4
Q =
5.Adquisición de datos y muestreoMedia
SD0​D1​D2​D3​D4​D5​D6​D7​PTb​11·Tb​2400 Bd, 8E1

Una UART envía bytes a 2400 baudios en el formato 8E1: 8 bits de datos, un bit de paridad par y 1 bit(s) de parada, además del bit de inicio. Halla el mayor número de bytes de datos por segundo que puede transferir.

baud = 2400 Bd8E1
RB = B/s
6.Adquisición de datos y muestreoDifícil
128⋮8 ch∿01tc​ = 5 µstset​ = 2,5 µsfs​ = ?

Un multiplexor de 8 canales alimenta un solo ADC. Cada conversión tarda 5 µs, y tras cada cambio de canal la entrada necesita 2,5 µs para estabilizarse. Los canales se recorren por turnos sin pausa. Halla la frecuencia de muestreo fs de cada canal, en kHz.

n = 8tc = 5 µstset = 2,5 µs
fs = kHz

3Disoluciones

1.Sistemas de numeración

Respuesta: U = 234

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Invertir y sumar uno

22 = 0001 0110
invertido: 1110 1001
+1 → 1110 1010

Leerlo sin signo

1110 1010₂ = 256 − 22 = 234

Respuesta

U = 234
2.Sistemas de numeración

Respuesta: R = 224

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Bit a bit

Desplazar a la izquierda 3 mueve cada bit 3 posiciones a la izquierda; los bits que salen por el extremo izquierdo se pierden y entran ceros por la derecha.

0001 1100 << 3
= 1110 0000

Valor del resultado

1110 0000₂ = 224

Respuesta

R = 224
3.Lógica digital: puertas, mapas K y biestables

Respuesta: AB = 11, CD = 00

Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.

Vecinos de cada 1

Un 1 con un 1 vecino puede unirse a un grupo de dos o más.

m12: m13, m14, m8, m4 → 0
ABCD000111100001111011111111

El 1 aislado

m12 = ABC′D′ → AB = 11, CD = 00

Respuesta

AB = 11, CD = 00
4.Lógica digital: puertas, mapas K y biestables

Respuesta: Q = 3

Biestables y contadores: un biestable cambia solo en el flanco activo del reloj. D copia su entrada (Q⁺ = D); T conmuta cuando T = 1; JK mantiene con 00, pone a 0 con 01, pone a 1 con 10 y conmuta con 11. Un contador binario de n bits tiene 2ⁿ estados y cuenta módulo 2ⁿ; un contador módulo N cuenta 0, 1, …, N − 1 y vuelve a 0, y necesita el menor n con 2ⁿ ≥ N biestables. Cada etapa de un contador asíncrono divide la frecuencia a la mitad, así que la última salida de un contador módulo N funciona a fclk/N. Un contador Johnson de n biestables tiene 2n estados y un contador en anillo, n.

Ciclos completos

Cada 16 pulsos devuelven el contador al mismo estado.

25 = 1·16 + 9

Cuenta tras los pulsos restantes

Q = (10 + 9) mod 16 = 3
Q = 0011₂

Respuesta

Q = 3
5.Adquisición de datos y muestreo

Respuesta: RB = 218,2 B/s

UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura Tb = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = fclk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.

Bits por trama

1 + 8 + 1 + 1 = 11

Tasa de bytes

2400/11 = 218,2 B/s

Respuesta

RB = 218,2 B/s
6.Adquisición de datos y muestreo

Respuesta: fs = 16,67 kHz

Tasas de datos: cada canal entrega fs muestras por segundo de N bits, así que la tasa en bruto es canales × fs × N bit/s. En memoria una muestra ocupa bytes completos (una muestra de 12 bits se almacena en 2 bytes), así que la memoria de una grabación es canales × fs × bytes por muestra × tiempo. Un ADC multiplexado convierte los canales uno tras otro: cada conversión (con estabilización) tarda t, así que una ronda de n canales tarda n·t y cada canal se muestrea a 1/(n·t).

Tiempo por canal

5 + 2,5 = 7,5 µs

Tiempo por barrido

8·7,5 = 60 µs

Frecuencia de muestreo por canal

fs = 1/60 µs = 16,67 kHz

Respuesta

fs = 16,67 kHz

ExamProblems · examproblems.com/courses/digital-electronics