Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
complemento a dos de 8 bits0−12806403201608040201

Pon los bits para que almacenen −26 en complemento a dos de 8 bits. Leído como un número sin signo, ¿cuál es el valor U del patrón?

N = −268 bit
U =
2.Sistemas de numeraciónDifícil
haz clic en los bits para ponerlos012806403201608040201

Pon los bits al resultado de 8 bits de 1011 1111 >> 3. ¿Cuál es el valor R del resultado en decimal?

1011 1111>> 3
R =
3.Lógica digital: puertas, mapas K y biestablesMedia
ABCD000111100001111000010302140517060120131151141809111110

Usa el mapa de Karnaugh para hallar la forma mínima de suma de productos (SOP) de F(A, B, C, D) = Σm(4, 7, 8, 10, 11, 14, 15). ¿Cuántos literales, L, contiene en total (una variable con prima cuenta como un literal)?

F(A, B, C, D) = Σm(4, 7, 8, 10, 11, 14, 15)
L =
4.Lógica digital: puertas, mapas K y biestablesDifícil
CLKJK123456

Un biestable JK activado por flanco de subida empieza con Q = 0 y recibe las entradas mostradas. Haz clic en el primer flanco de reloj en el que Q pasa de 1 a 0.

Q₀ = 0JK
  1. 1flanco de reloj 1
  2. 2flanco de reloj 2
  3. 3flanco de reloj 3
  4. 4flanco de reloj 4
  5. 5flanco de reloj 5
  6. 6flanco de reloj 6
5.Adquisición de datos y muestreoMedia
SD0​D1​D2​D3​D4​D5​D6​D7​Tb​11·Tb​2400 Bd, 8N2

Una UART envía bytes a 2400 baudios en el formato 8N2: 8 bits de datos, sin paridad y 2 bit(s) de parada, además del bit de inicio. Halla el mayor número de bytes de datos por segundo que puede transferir.

baud = 2400 Bd8N2
RB = B/s
6.Adquisición de datos y muestreoDifícil
SD0​D1​D2​D3​D4​D5​D6​D7​PTb​11·Tb​19200 Bd, 8E1

Un ADC de 12 bits envía cada muestra por una UART a 19200 baudios, formato 8E1 (bit de inicio, 8 bits de datos, paridad par, 1 bit de parada). Cada muestra se envía como 2 byte(s) completo(s) y el enlace está ocupado todo el tiempo. Halla la frecuencia de señal más alta fmax que se puede muestrear sin aliasing, en Hz.

baud = 19200 BdN = 128E1
fmax = Hz

3Disoluciones

1.Sistemas de numeración

Respuesta: U = 230

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Invertir y sumar uno

26 = 0001 1010
invertido: 1110 0101
+1 → 1110 0110

Leerlo sin signo

1110 0110₂ = 256 − 26 = 230

Respuesta

U = 230
2.Sistemas de numeración

Respuesta: R = 23

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Bit a bit

Desplazar a la derecha 3 mueve cada bit 3 posiciones a la derecha; los bits que salen por el extremo derecho se pierden y entran ceros por la izquierda.

1011 1111 >> 3
= 0001 0111

Valor del resultado

0001 0111₂ = 23

Respuesta

R = 23
3.Lógica digital: puertas, mapas K y biestables

Respuesta: L = 12

Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.

ABCD000111100001111000010302140517060120131151141809111110

Agrupa los 1

Todo grupo es un rectángulo de 2ᵏ celdas; las celdas del borde son vecinas de las celdas del borde opuesto.

BCD
AC
AB′D′
A′BC′D′

Forma SOP mínima

F = BCD + AC + AB′D′ + A′BC′D′
L = 12

Respuesta

L = 12
4.Lógica digital: puertas, mapas K y biestables

Respuesta: flanco de reloj 4

Biestables y contadores: un biestable cambia solo en el flanco activo del reloj. D copia su entrada (Q⁺ = D); T conmuta cuando T = 1; JK mantiene con 00, pone a 0 con 01, pone a 1 con 10 y conmuta con 11. Un contador binario de n bits tiene 2ⁿ estados y cuenta módulo 2ⁿ; un contador módulo N cuenta 0, 1, …, N − 1 y vuelve a 0, y necesita el menor n con 2ⁿ ≥ N biestables. Cada etapa de un contador asíncrono divide la frecuencia a la mitad, así que la última salida de un contador módulo N funciona a fclk/N. Un contador Johnson de n biestables tiene 2n estados y un contador en anillo, n.

Q tras cada flanco

Un biestable JK: 00 mantiene, 01 pone a 0 (Q = 0), 10 pone a 1 (Q = 1), 11 conmuta.

1: J = 1, K = 1 → Q = 1
2: J = 1, K = 0 → Q = 1
3: J = 0, K = 0 → Q = 1
4: J = 1, K = 1 → Q = 0
5: J = 1, K = 1 → Q = 1
6: J = 0, K = 1 → Q = 0

Primer cambio de 1 a 0

flanco de reloj 4

Respuesta

flanco de reloj 4
5.Adquisición de datos y muestreo

Respuesta: RB = 218,2 B/s

UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura Tb = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = fclk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.

Bits por trama

1 + 8 + 0 + 2 = 11

Tasa de bytes

2400/11 = 218,2 B/s

Respuesta

RB = 218,2 B/s
6.Adquisición de datos y muestreo

Respuesta: fmax = 436,4 Hz

UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura Tb = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = fclk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.

Bits por muestra en la línea

2·11 = 22 bit

Frecuencia de muestreo más alta

fs,max = 19200/22 = 872,7 Hz

Límite de Nyquist

fmax = 872,7/2 = 436,4 Hz

Respuesta

fmax = 436,4 Hz

ExamProblems · examproblems.com/courses/digital-electronics