Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
complemento a dos de 8 bits?−128?64?32?16?8?4?2?1

Escribe −4 como patrón de 8 bits en complemento a dos. Lee el patrón como un número binario sin signo: ¿cuál es su valor U en decimal?

N = −48 bit
U =
2.Sistemas de numeraciónDifícil
188 códigos, b = ? bits?2ᵇ⁻¹…?4?2?1

Un sistema debe dar a cada uno de 188 elementos su propio código binario de la misma longitud. ¿Cuál es el menor número de bits b necesario?

188
b = bit
3.Lógica digital: puertas, mapas K y biestablesMedia
ABC00011110010011031204150706

Usa el mapa de Karnaugh para hallar la forma mínima de suma de productos (SOP) de F(A, B, C) = Σm(1, 2, 5). ¿Cuántos términos producto, N, tiene?

F(A, B, C) = Σm(1, 2, 5)
N =
4.Lógica digital: puertas, mapas K y biestablesDifícil
ABCD0001111000011110001113X2040507X6112013015X140819111110

Halla la forma SOP mínima de F(A, B, C, D) = Σm(1, 3, 9, 10, 11, 12) + d(2, 6, 14), donde d marca las condiciones indiferentes. ¿Cuántos términos producto, N, tiene?

F(A, B, C, D) = Σm(1, 3, 9, 10, 11, 12) + d(2, 6, 14)
N =
5.Adquisición de datos y muestreoMedia
Vin​N = ?10 V2ᴺ − 10≤ 0,5 mV

Un ADC con un rango de entrada de 0 a 10 V debe resolver pasos de 0,5 mV o menos. Halla el menor número de bits N.

VFSR = 10 Vresolución = 0,5 mV
N =
6.Adquisición de datos y muestreoDifícil
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​12 MHz / (16·D)

Un microcontrolador con un reloj de 12 MHz fija su tasa de baudios de la UART como fclk/(16·D), con D un número entero redondeado al valor más cercano. El objetivo es 38400 baudios. Halla el error porcentual de la tasa de baudios real (positivo cuando es demasiado rápida).

fclk = 12 MHzobjetivo = 38400 Bd
e = %

3Disoluciones

1.Sistemas de numeración

Respuesta: U = 252

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Invertir y sumar uno

4 = 0000 0100
invertido: 1111 1011
+1 → 1111 1100

Leerlo sin signo

1111 1100₂ = 256 − 4 = 252

Respuesta

U = 252
2.Sistemas de numeración

Respuesta: b = 8 bit

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Potencias de dos

27 = 128 < 188
28 = 256 ≥ 188

Respuesta

b = 8
3.Lógica digital: puertas, mapas K y biestables

Respuesta: N = 2

Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.

ABC00011110010011031204150706

Agrupa los 1

Todo grupo es un rectángulo de 2ᵏ celdas; las celdas del borde son vecinas de las celdas del borde opuesto.

B′C
A′BC′

Forma SOP mínima

F = B′C + A′BC′
N = 2

Respuesta

N = 2
4.Lógica digital: puertas, mapas K y biestables

Respuesta: N = 3

Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.

Implicantes primos

Los grupos más grandes que se pueden formar con 1 y X.

CD′, B′D, B′C, ABD′
ABCD0001111000011110001113X2040507X6112013015X140819111110

Cobertura mínima

F = CD′ + B′D + ABD′
N = 3

Respuesta

N = 3

Existe otra agrupación del mismo tamaño; tiene el mismo número de términos y de literales.

5.Adquisición de datos y muestreo

Respuesta: N = 15

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Pasos necesarios

10000 mV/0,5 mV = 20000

Bits

log₂(20000) = 14,29
214 = 16384 < 20000 ≤ 215 = 32768
N = 15

Respuesta

N = 15
6.Adquisición de datos y muestreo

Respuesta: e = −2,344 %

UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura Tb = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = fclk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.

Divisor

D = 12·10⁶/(16·38400) = 19,53 → 20

Tasa de baudios real

12·10⁶/(16·20) = 37500 Bd

Error

(37500 − 38400)/38400·100 = −2,344 %

Respuesta

e = −2,344 %

Un error superior a aproximadamente el 2 % hace que el enlace no sea fiable: elige otro reloj u otra tasa de baudios.

ExamProblems · examproblems.com/courses/digital-electronics