Electrónica digital: pack de repaso

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.

Biestables y contadores: un biestable cambia solo en el flanco activo del reloj. D copia su entrada (Q⁺ = D); T conmuta cuando T = 1; JK mantiene con 00, pone a 0 con 01, pone a 1 con 10 y conmuta con 11. Un contador binario de n bits tiene 2ⁿ estados y cuenta módulo 2ⁿ; un contador módulo N cuenta 0, 1, …, N − 1 y vuelve a 0, y necesita el menor n con 2ⁿ ≥ N biestables. Cada etapa de un contador asíncrono divide la frecuencia a la mitad, así que la última salida de un contador módulo N funciona a f_clk/N. Un contador Johnson de n biestables tiene 2n estados y un contador en anillo, n.

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala V_FSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = V_FSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊V_in/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura T_b = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = f_clk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.