Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
complemento a dos de 8 bits0−12806403201608040201

Pon los bits para que almacenen −19 en complemento a dos de 8 bits. Leído como un número sin signo, ¿cuál es el valor U del patrón?

N = −198 bit
U =
2.Sistemas de numeraciónDifícil
16 bit1 px1024 px768 pxM = ? KiB

Una imagen sin comprimir tiene 1024 × 768 píxeles con 16 bits por píxel. ¿Cuánta memoria M ocupa, en KiB (1 KiB = 1024 bytes)?

1024 × 768 px16 bit/px1 KiB = 1024 B
M = KiB
3.Lógica digital: puertas, mapas K y biestablesMedia
MUX0I0​0I1​1I2​0I3​ABS1​S0​F

Un multiplexor de 4 a 1 tiene sus entradas de selección S₁ = A y S₀ = B, y sus entradas de datos conectadas a I₀ = 0, I₁ = 0, I₂ = 1, I₃ = 0. ¿Para cuántas de las 8 combinaciones de A, B y C la salida es F = 1? Halla N.

I₀ = 0I₁ = 0I₂ = 1I₃ = 0
N =
4.Lógica digital: puertas, mapas K y biestablesDifícil
TQ0​Q0​TQ1​Q1​TQ2​Q2​CLKDOWN

Un contador binario descendente de 3 bits empieza en 7 (decimal, Q = 111). ¿Qué cuenta Q (en decimal) muestra tras 13 pulsos de reloj?

Q0 = 713n = 3
Q =
5.Adquisición de datos y muestreoMedia
Vin​N = 125 V2ᴺ − 101 LSB1,342 V?

Un ADC de 12 bits con un rango de entrada de 0 a 5 V trunca: su código de salida es ⌊Vin/LSB⌋ con 1 LSB = VFSR/2ᴺ. Halla el código de salida decimal D para una entrada de 1,342 V.

N = 12VFSR = 5 VVin = 1,342 V
D =
6.Adquisición de datos y muestreoDifícil
f0fs​/2fs​2fs​1,75 kHz7f₁?

Una onda cuadrada de 1,75 kHz se muestrea a 5 kHz sin filtro antialiasing. Una onda cuadrada contiene los armónicos impares 3f₁, 5f₁, 7f₁, … ¿En qué frecuencia fa aparece su armónico 7f₁ en los datos muestreados? Dala en Hz.

f₁ = 1,75 kHzfs = 5 kHzarmónico: 7f₁
fa = Hz

3Disoluciones

1.Sistemas de numeración

Respuesta: U = 237

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Invertir y sumar uno

19 = 0001 0011
invertido: 1110 1100
+1 → 1110 1101

Leerlo sin signo

1110 1101₂ = 256 − 19 = 237

Respuesta

U = 237
2.Sistemas de numeración

Respuesta: M = 1536 KiB

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Bits y bytes

1024·768·16 = 12582912 bit = 1572864 B

Pasar a KiB

1572864/1024 = 1536 KiB

Respuesta

M = 1536 KiB
3.Lógica digital: puertas, mapas K y biestables

Respuesta: N = 2

Multiplexor: un multiplexor de 2ⁿ a 1 pasa una de sus entradas de datos a la salida; las líneas de selección, leídas como un número binario, eligen cuál. En un MUX de 4 a 1 con selecciones S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Conectar las entradas de datos a 0, 1, C o C′ hace que el MUX produzca cualquier función de A, B y C, lo que es una forma habitual de construir lógica con un solo chip.

Expresión de la salida

F = AB′

Filas con F = 1

ABC = 100, 101
N = 2

Respuesta

N = 2
4.Lógica digital: puertas, mapas K y biestables

Respuesta: Q = 2

Biestables y contadores: un biestable cambia solo en el flanco activo del reloj. D copia su entrada (Q⁺ = D); T conmuta cuando T = 1; JK mantiene con 00, pone a 0 con 01, pone a 1 con 10 y conmuta con 11. Un contador binario de n bits tiene 2ⁿ estados y cuenta módulo 2ⁿ; un contador módulo N cuenta 0, 1, …, N − 1 y vuelve a 0, y necesita el menor n con 2ⁿ ≥ N biestables. Cada etapa de un contador asíncrono divide la frecuencia a la mitad, así que la última salida de un contador módulo N funciona a fclk/N. Un contador Johnson de n biestables tiene 2n estados y un contador en anillo, n.

Ciclos completos

Cada 8 pulsos devuelven el contador al mismo estado.

13 = 1·8 + 5

Cuenta tras los pulsos restantes

Q = (7 − 5) mod 8 = 2
Q = 010₂

Respuesta

Q = 2
5.Adquisición de datos y muestreo

Respuesta: D = 1099

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Tamaño del paso

1 LSB = 5/212 = 1,221 mV

Código

Vin/LSB = 1342/1,221 = 1099
código = ⌊1099⌋ = 1099

Respuesta

D = 1099

En binario es 010001001011.

6.Adquisición de datos y muestreo

Respuesta: fa = 2250 Hz

Muestreo: un ADC mide la señal fs veces por segundo. Según el teorema de Nyquist–Shannon, una frecuencia f se capta correctamente solo mientras f < fs/2, la frecuencia de Nyquist (de plegamiento), por lo que la frecuencia de muestreo debe superar el doble de la frecuencia más alta de la señal. Una frecuencia mayor no se pierde: aparece como un alias en fa = |f − k·fs|, con el número entero k que lleva el resultado entre 0 y fs/2. Las muestras no permiten distinguir ambas, así que un filtro antialiasing analógico debe eliminar todo lo que supera fs/2 antes del ADC.

Frecuencia del armónico

7f₁ = 7·1,75 kHz = 12,25 kHz

Múltiplo más cercano de la frecuencia de muestreo

m = round(2,45) = 2

Frecuencia de aliasing

fa = |12250 − 2·5000| = 2250 Hz

Respuesta

fa = 2250 Hz

El alias cae dentro de la banda de la señal, donde ningún filtro digital puede eliminarlo. Solo ayuda un filtro analógico antes del ADC.

ExamProblems · examproblems.com/courses/digital-electronics