Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
valores posicionales en complemento a dos1−12816403201608141211

El patrón de 8 bits 1100 0111 guarda un entero con signo en complemento a dos. ¿Cuál es su valor N en decimal?

1100 01118 bit
N =
2.Sistemas de numeraciónDifícil
388 códigos, b = ? bits?2ᵇ⁻¹…?4?2?1

Un sistema debe dar a cada uno de 388 elementos su propio código binario de la misma longitud. ¿Cuál es el menor número de bits b necesario?

388
b = bit
3.Lógica digital: puertas, mapas K y biestablesMedia
ABCD000111100001111000011312141507160120130150140819011110

Usa el mapa de Karnaugh para hallar la forma mínima de producto de sumas (POS) de F(A, B, C, D) = Σm(2, 3, 4, 5, 6, 9, 10). ¿Cuántos términos suma (factores), N, tiene?

F(A, B, C, D) = Σm(2, 3, 4, 5, 6, 9, 10)
N =
4.Lógica digital: puertas, mapas K y biestablesDifícil
CLKJK1234567

Un biestable JK activado por flanco de subida empieza con Q = 0 y recibe las entradas mostradas. Haz clic en el primer flanco de reloj en el que Q pasa de 1 a 0.

Q₀ = 0JK
  1. 1flanco de reloj 1
  2. 2flanco de reloj 2
  3. 3flanco de reloj 3
  4. 4flanco de reloj 4
  5. 5flanco de reloj 5
  6. 6flanco de reloj 6
  7. 7flanco de reloj 7
5.Adquisición de datos y muestreoMedia
Vin​N = 103,3 V2ᴺ − 101 LSB1,09 V?

Un ADC de 10 bits con un rango de entrada de 0 a 3,3 V trunca: su código de salida es ⌊Vin/LSB⌋ con 1 LSB = VFSR/2ᴺ. Halla el código de salida decimal D para una entrada de 1,09 V.

N = 10VFSR = 3,3 VVin = 1,09 V
D =
6.Adquisición de datos y muestreoDifícil
128⋮8 ch∿01tc​ = 5 µstset​ = 0,5 µsfs​ = ?

Un multiplexor de 8 canales alimenta un solo ADC. Cada conversión tarda 5 µs, y tras cada cambio de canal la entrada necesita 0,5 µs para estabilizarse. Los canales se recorren por turnos sin pausa. Halla la frecuencia de muestreo fs de cada canal, en kHz.

n = 8tc = 5 µstset = 0,5 µs
fs = kHz

3Disoluciones

1.Sistemas de numeración

Respuesta: N = −57

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Sumar los valores posicionales

Los demás bits conservan sus valores positivos normales.

−128 + 64 + 4 + 2 + 1 = −57

Respuesta

N = −57
2.Sistemas de numeración

Respuesta: b = 9 bit

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Potencias de dos

28 = 256 < 388
29 = 512 ≥ 388

Respuesta

b = 9
3.Lógica digital: puertas, mapas K y biestables

Respuesta: N = 5

Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.

ABCD000111100001111000011312141507160120130150140819011110

Agrupa los 0

Todo grupo es un rectángulo de 2ᵏ celdas; las celdas del borde son vecinas de las celdas del borde opuesto.

(B + C + D)
(B′ + C′ + D′)
(A′ + C′ + D′)
(A′ + B′)
(A + B + C)

Forma POS mínima

F = (B + C + D)(B′ + C′ + D′)(A′ + C′ + D′)(A′ + B′)(A + B + C)
N = 5

Respuesta

N = 5

Existe otra agrupación del mismo tamaño; tiene el mismo número de términos y de literales.

4.Lógica digital: puertas, mapas K y biestables

Respuesta: flanco de reloj 3

Biestables y contadores: un biestable cambia solo en el flanco activo del reloj. D copia su entrada (Q⁺ = D); T conmuta cuando T = 1; JK mantiene con 00, pone a 0 con 01, pone a 1 con 10 y conmuta con 11. Un contador binario de n bits tiene 2ⁿ estados y cuenta módulo 2ⁿ; un contador módulo N cuenta 0, 1, …, N − 1 y vuelve a 0, y necesita el menor n con 2ⁿ ≥ N biestables. Cada etapa de un contador asíncrono divide la frecuencia a la mitad, así que la última salida de un contador módulo N funciona a fclk/N. Un contador Johnson de n biestables tiene 2n estados y un contador en anillo, n.

Q tras cada flanco

Un biestable JK: 00 mantiene, 01 pone a 0 (Q = 0), 10 pone a 1 (Q = 1), 11 conmuta.

1: J = 0, K = 1 → Q = 0
2: J = 1, K = 0 → Q = 1
3: J = 0, K = 1 → Q = 0
4: J = 1, K = 0 → Q = 1
5: J = 0, K = 0 → Q = 1
6: J = 1, K = 0 → Q = 1
7: J = 0, K = 1 → Q = 0

Primer cambio de 1 a 0

flanco de reloj 3

Respuesta

flanco de reloj 3
5.Adquisición de datos y muestreo

Respuesta: D = 338

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Tamaño del paso

1 LSB = 3,3/210 = 3,223 mV

Código

Vin/LSB = 1090/3,223 = 338,2
código = ⌊338,2⌋ = 338

Respuesta

D = 338

En binario es 0101010010.

6.Adquisición de datos y muestreo

Respuesta: fs = 22,73 kHz

Tasas de datos: cada canal entrega fs muestras por segundo de N bits, así que la tasa en bruto es canales × fs × N bit/s. En memoria una muestra ocupa bytes completos (una muestra de 12 bits se almacena en 2 bytes), así que la memoria de una grabación es canales × fs × bytes por muestra × tiempo. Un ADC multiplexado convierte los canales uno tras otro: cada conversión (con estabilización) tarda t, así que una ronda de n canales tarda n·t y cada canal se muestrea a 1/(n·t).

Tiempo por canal

5 + 0,5 = 5,5 µs

Tiempo por barrido

8·5,5 = 44 µs

Frecuencia de muestreo por canal

fs = 1/44 µs = 22,73 kHz

Respuesta

fs = 22,73 kHz

ExamProblems · examproblems.com/courses/digital-electronics