Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
complemento a dos de 8 bits0−12806403201608040201

Pon los bits para que almacenen −9 en complemento a dos de 8 bits. Leído como un número sin signo, ¿cuál es el valor U del patrón?

N = −98 bit
U =
2.Sistemas de numeraciónDifícil
haz clic en los bits para ponerlos012806403201608040201

Pon los bits al resultado de 8 bits de 0011 1100 << 2. ¿Cuál es el valor R del resultado en decimal?

0011 1100<< 2
R =
3.Lógica digital: puertas, mapas K y biestablesMedia
ABCD000111100001111010011302041517161121130150140819111010

Usa el mapa de Karnaugh para hallar la forma mínima de suma de productos (SOP) de F(A, B, C, D) = Σm(0, 3, 5, 6, 7, 9, 11, 12, 13). ¿Cuántos términos producto, N, tiene?

F(A, B, C, D) = Σm(0, 3, 5, 6, 7, 9, 11, 12, 13)
N =
4.Lógica digital: puertas, mapas K y biestablesDifícil
ABCD00011110000111100011X30204X51716X12X13115X1408X9111110

Halla la forma SOP mínima de F(A, B, C, D) = Σm(1, 6, 7, 10, 11, 15) + d(3, 5, 9, 12, 13, 14), donde d marca las condiciones indiferentes. ¿Cuántos literales, L, contiene?

F(A, B, C, D) = Σm(1, 6, 7, 10, 11, 15) + d(3, 5, 9, 12, 13, 14)
L =
5.Adquisición de datos y muestreoMedia
Vin​N = ?5 V2ᴺ − 10≤ 0,1 mV

Un ADC con un rango de entrada de 0 a 5 V debe resolver pasos de 0,1 mV o menos. Halla el menor número de bits N.

VFSR = 5 Vresolución = 0,1 mV
N =
6.Adquisición de datos y muestreoDifícil
T20 mV/°C×4∿01N = 10, 10 V? °C/LSB

Un sensor de temperatura da 20 mV/°C (0 V a 0 °C). Su señal se amplifica 4 veces y se aplica a un ADC de 10 bits con un rango de 0 a 10 V (1 LSB = VFSR/2ᴺ). Halla la variación de temperatura ΔTLSB que corresponde a un LSB.

S = 20 mV/°CG = 4N = 10VFSR = 10 V
ΔTLSB = °C

3Disoluciones

1.Sistemas de numeración

Respuesta: U = 247

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Invertir y sumar uno

9 = 0000 1001
invertido: 1111 0110
+1 → 1111 0111

Leerlo sin signo

1111 0111₂ = 256 − 9 = 247

Respuesta

U = 247
2.Sistemas de numeración

Respuesta: R = 240

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Bit a bit

Desplazar a la izquierda 2 mueve cada bit 2 posiciones a la izquierda; los bits que salen por el extremo izquierdo se pierden y entran ceros por la derecha.

0011 1100 << 2
= 1111 0000

Valor del resultado

1111 0000₂ = 240

Respuesta

R = 240
3.Lógica digital: puertas, mapas K y biestables

Respuesta: N = 6

Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.

ABCD000111100001111010011302041517161121130150140819111010

Agrupa los 1

Todo grupo es un rectángulo de 2ᵏ celdas; las celdas del borde son vecinas de las celdas del borde opuesto.

B′CD
BC′D
AC′D
A′BC
ABC′
A′B′C′D′

Forma SOP mínima

F = B′CD + BC′D + AC′D + A′BC + ABC′ + A′B′C′D′
N = 6

Respuesta

N = 6

Existe otra agrupación del mismo tamaño; tiene el mismo número de términos y de literales.

4.Lógica digital: puertas, mapas K y biestables

Respuesta: L = 5

Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.

Implicantes primos

Los grupos más grandes que se pueden formar con 1 y X.

D, BC, AC, AB
ABCD00011110000111100011X30204X51716X12X13115X1408X9111110

Cobertura mínima

F = D + BC + AC
L = 5

Respuesta

L = 5
5.Adquisición de datos y muestreo

Respuesta: N = 16

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Pasos necesarios

5000 mV/0,1 mV = 50000

Bits

log₂(50000) = 15,61
215 = 32768 < 50000 ≤ 216 = 65536
N = 16

Respuesta

N = 16
6.Adquisición de datos y muestreo

Respuesta: ΔTLSB = 0,1221 °C

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Tamaño del paso

1 LSB = 10000/1024 = 9,766 mV

Sensibilidad en el ADC

20·4 = 80 mV/°C

Resolución de temperatura

ΔTLSB = 9,766/80 = 0,1221 °C

Respuesta

ΔTLSB = 0,1221 °C

El ADC alcanza el fondo de escala a 125 °C.

ExamProblems · examproblems.com/courses/digital-electronics