En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.
1Fórmulas y métodos
Sistemas de numeración
Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1
Lógica digital: puertas, mapas K y biestables
Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados
Método
En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.
Adquisición de datos y muestreo
Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)
Método
Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.
2Problemas de práctica
1.Sistemas de numeraciónMedia
Pon los bits para que almacenen −20 en complemento a dos de 8 bits. Leído como un número sin signo, ¿cuál es el valor U del patrón?
N = −208 bit
U =
2.Sistemas de numeraciónDifícil
Pon los bits al resultado de 8 bits de 1010 0111 >> 3. ¿Cuál es el valor R del resultado en decimal?
1010 0111>> 3
R =
3.Lógica digital: puertas, mapas K y biestablesMedia
Usa el mapa de Karnaugh para hallar la forma mínima de suma de productos (SOP) de F(A, B, C) = Σm(0, 1, 2, 3, 4, 5). ¿Cuántos literales, L, contiene en total (una variable con prima cuenta como un literal)?
F(A, B, C) = Σm(0, 1, 2, 3, 4, 5)
L =
4.Lógica digital: puertas, mapas K y biestablesDifícil
Para F(A, B, C, D) = Σm(0, 2, 5, 9, 10, 11) + d(6, 13, 14), donde d marca las condiciones indiferentes, halla el número N de implicantes primos esenciales.
Una UART envía bytes a 115200 baudios en el formato 8E2: 8 bits de datos, un bit de paridad par y 2 bit(s) de parada, además del bit de inicio. Halla el mayor número de bytes de datos por segundo que puede transferir.
baud = 115200 Bd8E2
RB = B/s
6.Adquisición de datos y muestreoDifícil
Un microcontrolador con un reloj de 32 MHz fija su tasa de baudios de la UART como fclk/(16·D), con D un número entero redondeado al valor más cercano. El objetivo es 57600 baudios. Halla el error porcentual de la tasa de baudios real (positivo cuando es demasiado rápida).
fclk = 32 MHzobjetivo = 57600 Bd
e = %
3Disoluciones
1.Sistemas de numeración
Respuesta: U = 236
Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.
Invertir y sumar uno
20 = 0001 0100
invertido: 1110 1011
+1 → 1110 1100
Leerlo sin signo
1110 1100₂ = 256 − 20 = 236
Respuesta
U = 236
2.Sistemas de numeración
Respuesta: R = 20
Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.
Bit a bit
Desplazar a la derecha 3 mueve cada bit 3 posiciones a la derecha; los bits que salen por el extremo derecho se pierden y entran ceros por la izquierda.
1010 0111 >> 3
= 0001 0100
Valor del resultado
0001 0100₂ = 20
Respuesta
R = 20
3.Lógica digital: puertas, mapas K y biestables
Respuesta: L = 2
Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.
Agrupa los 1
Todo grupo es un rectángulo de 2ᵏ celdas; las celdas del borde son vecinas de las celdas del borde opuesto.
B′
A′
Forma SOP mínima
F = B′ + A′
L = 2
Respuesta
L = 2
4.Lógica digital: puertas, mapas K y biestables
Respuesta: N = 2
Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.
Implicantes primos
Los grupos más grandes que se pueden formar con 1 y X.
CD′, BC′D, AC′D, A′B′D′, AB′D, AB′C
Implicantes primos esenciales
BC′D, A′B′D′
N = 2
Respuesta
N = 2
5.Adquisición de datos y muestreo
Respuesta: RB = 9600 B/s
UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura Tb = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = fclk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.
Bits por trama
1 + 8 + 1 + 2 = 12
Tasa de bytes
115200/12 = 9600 B/s
Respuesta
RB = 9600 B/s
6.Adquisición de datos y muestreo
Respuesta: e = −0,7937 %
UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura Tb = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = fclk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.
Divisor
D = 32·10⁶/(16·57600) = 34,72 → 35
Tasa de baudios real
32·10⁶/(16·35) = 57143 Bd
Error
(57143 − 57600)/57600·100 = −0,7937 %
Respuesta
e = −0,7937 %
Un error inferior a aproximadamente el 2 % suele ser aceptable.