Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.
Pon los bits para que almacenen −115 en complemento a dos de 8 bits. Leído como un número sin signo, ¿cuál es el valor U del patrón?
Pon los bits al resultado de 8 bits de 1000 1111 << 1. ¿Cuál es el valor R del resultado en decimal?
Usa el mapa de Karnaugh para hallar la forma mínima de producto de sumas (POS) de F(A, B, C) = Σm(0, 3, 4, 5). ¿Cuántos términos suma (factores), N, tiene?
Un contador en anillo de 4 bits Q₃Q₂Q₁Q₀ empieza en 1100. En cada flanco de reloj los bits se desplazan una posición hacia la derecha (Q₃ → Q₂ → Q₁ → Q₀) y Q₃ recibe Q₀. Da el estado Q = Q₃Q₂Q₁Q₀ como número decimal tras 3 flancos de reloj.
Un ADC de 10 bits con un rango de entrada de 0 a 2,5 V trunca: su código de salida es ⌊Vin/LSB⌋ con 1 LSB = VFSR/2ᴺ. Halla el código de salida decimal D para una entrada de 1,046 V.
Un multiplexor de 16 canales alimenta un solo ADC. Cada conversión tarda 20 µs, y tras cada cambio de canal la entrada necesita 1 µs para estabilizarse. Los canales se recorren por turnos sin pausa. Halla la frecuencia de muestreo fs de cada canal, en kHz.
Respuesta: U = 141
Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.
Respuesta: R = 30
Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.
Desplazar a la izquierda 1 mueve cada bit 1 posiciones a la izquierda; los bits que salen por el extremo izquierdo se pierden y entran ceros por la derecha.
Respuesta: N = 3
Mapas de Karnaugh: las celdas están ordenadas en código Gray (00, 01, 11, 10), por lo que las celdas vecinas, incluidas las que están a través de los bordes, difieren en exactamente una variable. Agrupa los 1 en rectángulos de 1, 2, 4, 8 o 16 celdas, lo más grandes y los menos posibles, hasta cubrir todos los 1. Cada grupo es un término producto: las variables que permanecen constantes dentro de él. Un grupo de 2ᵏ celdas pierde k variables. Las indiferencias (X) pueden usarse para agrandar grupos, pero nunca hace falta cubrirlas. Agrupar los 0 en su lugar da la forma POS mínima.
Todo grupo es un rectángulo de 2ᵏ celdas; las celdas del borde son vecinas de las celdas del borde opuesto.
Respuesta: Q = 9
Biestables y contadores: un biestable cambia solo en el flanco activo del reloj. D copia su entrada (Q⁺ = D); T conmuta cuando T = 1; JK mantiene con 00, pone a 0 con 01, pone a 1 con 10 y conmuta con 11. Un contador binario de n bits tiene 2ⁿ estados y cuenta módulo 2ⁿ; un contador módulo N cuenta 0, 1, …, N − 1 y vuelve a 0, y necesita el menor n con 2ⁿ ≥ N biestables. Cada etapa de un contador asíncrono divide la frecuencia a la mitad, así que la última salida de un contador módulo N funciona a fclk/N. Un contador Johnson de n biestables tiene 2n estados y un contador en anillo, n.
Respuesta: D = 428
Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.
En binario es 0110101100.
Respuesta: fs = 2,976 kHz
Tasas de datos: cada canal entrega fs muestras por segundo de N bits, así que la tasa en bruto es canales × fs × N bit/s. En memoria una muestra ocupa bytes completos (una muestra de 12 bits se almacena en 2 bytes), así que la memoria de una grabación es canales × fs × bytes por muestra × tiempo. Un ADC multiplexado convierte los canales uno tras otro: cada conversión (con estabilización) tarda t, así que una ronda de n canales tarda n·t y cada canal se muestrea a 1/(n·t).
ExamProblems · examproblems.com/courses/digital-electronics