Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
complemento a dos de 8 bits0−12806403201608040201

Pon los bits para que almacenen −16 en complemento a dos de 8 bits. Leído como un número sin signo, ¿cuál es el valor U del patrón?

N = −168 bit
U =
2.Sistemas de numeraciónDifícil
24 bit1 px512 px512 pxM = ? KiB

Una imagen sin comprimir tiene 512 × 512 píxeles con 24 bits por píxel. ¿Cuánta memoria M ocupa, en KiB (1 KiB = 1024 bytes)?

512 × 512 px24 bit/px1 KiB = 1024 B
M = KiB
3.Lógica digital: puertas, mapas K y biestablesMedia
MUXCI0​CI1​C′I2​1I3​ABS1​S0​F

Un multiplexor de 4 a 1 tiene sus entradas de selección S₁ = A y S₀ = B, y sus entradas de datos conectadas a I₀ = C, I₁ = C, I₂ = C′, I₃ = 1. ¿Para cuántas de las 8 combinaciones de A, B y C la salida es F = 1? Halla N.

I₀ = CI₁ = CI₂ = C′I₃ = 1
N =
4.Lógica digital: puertas, mapas K y biestablesDifícil
CLKJK12345678

Un biestable JK activado por flanco de subida empieza con Q = 0 y recibe las entradas mostradas. Haz clic en el primer flanco de reloj en el que Q pasa de 1 a 0.

Q₀ = 0JK
  1. 1flanco de reloj 1
  2. 2flanco de reloj 2
  3. 3flanco de reloj 3
  4. 4flanco de reloj 4
  5. 5flanco de reloj 5
  6. 6flanco de reloj 6
  7. 7flanco de reloj 7
  8. 8flanco de reloj 8
5.Adquisición de datos y muestreoMedia
SD0​D1​D2​D3​D4​D5​D6​D7​PTb​12·Tb​57600 Bd, 8E2

Una UART envía bytes a 57600 baudios en el formato 8E2: 8 bits de datos, un bit de paridad par y 2 bit(s) de parada, además del bit de inicio. Halla el mayor número de bytes de datos por segundo que puede transferir.

baud = 57600 Bd8E2
RB = B/s
6.Adquisición de datos y muestreoDifícil
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​2 MHz / (16·D)

Un microcontrolador con un reloj de 2 MHz fija su tasa de baudios de la UART como fclk/(16·D), con D un número entero redondeado al valor más cercano. El objetivo es 19200 baudios. Halla el error porcentual de la tasa de baudios real (positivo cuando es demasiado rápida).

fclk = 2 MHzobjetivo = 19200 Bd
e = %

3Disoluciones

1.Sistemas de numeración

Respuesta: U = 240

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Invertir y sumar uno

16 = 0001 0000
invertido: 1110 1111
+1 → 1111 0000

Leerlo sin signo

1111 0000₂ = 256 − 16 = 240

Respuesta

U = 240
2.Sistemas de numeración

Respuesta: M = 768 KiB

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Bits y bytes

512·512·24 = 6291456 bit = 786432 B

Pasar a KiB

786432/1024 = 768 KiB

Respuesta

M = 768 KiB
3.Lógica digital: puertas, mapas K y biestables

Respuesta: N = 5

Multiplexor: un multiplexor de 2ⁿ a 1 pasa una de sus entradas de datos a la salida; las líneas de selección, leídas como un número binario, eligen cuál. En un MUX de 4 a 1 con selecciones S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Conectar las entradas de datos a 0, 1, C o C′ hace que el MUX produzca cualquier función de A, B y C, lo que es una forma habitual de construir lógica con un solo chip.

Expresión de la salida

F = A′B′C + A′BC + AB′C′ + AB

Filas con F = 1

ABC = 001, 011, 100, 110, 111
N = 5

Respuesta

N = 5
4.Lógica digital: puertas, mapas K y biestables

Respuesta: flanco de reloj 7

Biestables y contadores: un biestable cambia solo en el flanco activo del reloj. D copia su entrada (Q⁺ = D); T conmuta cuando T = 1; JK mantiene con 00, pone a 0 con 01, pone a 1 con 10 y conmuta con 11. Un contador binario de n bits tiene 2ⁿ estados y cuenta módulo 2ⁿ; un contador módulo N cuenta 0, 1, …, N − 1 y vuelve a 0, y necesita el menor n con 2ⁿ ≥ N biestables. Cada etapa de un contador asíncrono divide la frecuencia a la mitad, así que la última salida de un contador módulo N funciona a fclk/N. Un contador Johnson de n biestables tiene 2n estados y un contador en anillo, n.

Q tras cada flanco

Un biestable JK: 00 mantiene, 01 pone a 0 (Q = 0), 10 pone a 1 (Q = 1), 11 conmuta.

1: J = 0, K = 1 → Q = 0
2: J = 0, K = 0 → Q = 0
3: J = 0, K = 1 → Q = 0
4: J = 0, K = 0 → Q = 0
5: J = 1, K = 0 → Q = 1
6: J = 1, K = 0 → Q = 1
7: J = 0, K = 1 → Q = 0
8: J = 1, K = 1 → Q = 1

Primer cambio de 1 a 0

flanco de reloj 7

Respuesta

flanco de reloj 7
5.Adquisición de datos y muestreo

Respuesta: RB = 4800 B/s

UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura Tb = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = fclk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.

Bits por trama

1 + 8 + 1 + 2 = 12

Tasa de bytes

57600/12 = 4800 B/s

Respuesta

RB = 4800 B/s
6.Adquisición de datos y muestreo

Respuesta: e = −6,994 %

UART: un enlace serie asíncrono envía cada byte como una trama: un bit de inicio (nivel bajo), los bits de datos, un bit de paridad opcional y uno o dos bits de parada (nivel alto). La tasa de baudios es el número de bits por segundo, así que un bit dura Tb = 1/baudios y una trama de n bits dura n/baudios. El formato habitual 8N1 tiene 10 bits por byte. El generador de baudios divide el reloj: baudios = fclk/(16·D) con un número entero D, así que la tasa de baudios real difiere ligeramente de la deseada; un error inferior a aproximadamente el 2 % suele ser aceptable.

Divisor

D = 2·10⁶/(16·19200) = 6,51 → 7

Tasa de baudios real

2·10⁶/(16·7) = 17857 Bd

Error

(17857 − 19200)/19200·100 = −6,994 %

Respuesta

e = −6,994 %

Un error superior a aproximadamente el 2 % hace que el enlace no sea fiable: elige otro reloj u otra tasa de baudios.

ExamProblems · examproblems.com/courses/digital-electronics