उत्तरों सहित डेटा अधिग्रहण और प्रतिचयन वर्कशीट

निकटतम कोड पर पूर्णांकन करने वाले 8-बिट ADC का निवेश परिसर 0 से 5 V है। 1 LSB = V_FSR/2ᴺ के साथ सबसे बड़ी क्वांटीकरण त्रुटि e_q,max mV में ज्ञात कीजिए।

एक डेटा लॉगर 2 चैनल मापता है, हर एक 48 kHz पर और 16-बिट वियोजन के साथ। कच्ची डेटा दर R_b kbit/s में ज्ञात कीजिए।

0 से 3.3 V निवेश परिसर वाला 8-बिट ADC छाँटता है: उसका निर्गत कोड ⌊V_in/LSB⌋ है, जहाँ 1 LSB = V_FSR/2ᴺ। 1.48 V के निवेश के लिए दशमलव निर्गत कोड D ज्ञात कीजिए।

एक UART 4800 बॉड पर प्रारूप 8N1 में बाइट भेजता है: 8 डेटा बिट, कोई पैरिटी नहीं और 1 स्टॉप बिट, साथ में स्टार्ट बिट। वह प्रति सेकंड अधिकतम कितने डेटा बाइट अंतरित कर सकता है, ज्ञात कीजिए।

2 MHz क्लॉक वाला एक माइक्रोकंट्रोलर अपनी UART बॉड दर f_clk/(16·D) रखता है, जहाँ D निकटतम मान पर पूर्णांकित पूर्ण संख्या है। लक्ष्य 4800 बॉड है। वास्तविक बॉड दर की प्रतिशत त्रुटि ज्ञात कीजिए (धनात्मक जब वह बहुत तेज़ हो)।

एक 12-बिट ADC हर प्रतिदर्श को UART से 9600 बॉड पर, प्रारूप 8N1 (स्टार्ट बिट, 8 डेटा बिट, 1 स्टॉप बिट) में स्ट्रीम करता है। हर प्रतिदर्श 2 पूरे बाइट के रूप में भेजा जाता है और लिंक हर समय व्यस्त रहता है। ऐलियासिंग के बिना प्रतिदर्शित हो सकने वाली उच्चतम संकेत आवृत्ति f_max Hz में ज्ञात कीजिए।