Elektronika 1: paket kilat

Lembar rumus, langkah-langkah metode utama untuk setiap topik, dan 14 soal latihan, dengan pembahasan lengkap di bagian belakang.

Soal baru Kembali ke mata kuliah

Di jendela cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan di perangkat Anda.

1Rumus dan metode

Dioda & transistor

Dioda (tegangan jatuh konstan): V_D = 0,7 V when conducting
Daerah aktif: V_BE = 0,7 V, I_C = β·I_B, I_E = (β + 1)·I_B
Bias tetap: I_B = (V_CC − 0,7)/R_B
Bias pembagi tegangan: I_B = (V_TH − 0,7)/(R_TH + (β + 1)R_E)
Thévenin dari pembagi tegangan: V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂
Loop kolektor: V_CE = V_CC − I_CR_C − I_ER_E
Saturasi: I_C(sat) = (V_CC − V_CE(sat))/R_C, I_B ≥ I_C(sat)/β

Rangkaian op-amp

Penguat pembalik: V_out = −(R_f/R_in)·V_in
Penguat tak membalik: V_out = (1 + R_f/R₁)·V_in
Penguat penjumlah: V_out = −R_f(V₁/R₁ + V₂/R₂)
Op-amp ideal: V₊ = V₋, I_in = 0

Transien RC & RL

Konstanta waktu: τ = RC | τ = L/R
Respons: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ
Kapasitor pada DC: rangkaian terbuka; v_C tidak dapat melompat
Induktor pada DC: hubung singkat; i_L tidak dapat melompat
Keadaan tunak: t ≈ 5τ

Metode

Cari nilai awal sesaat setelah sakelar berpindah: tegangan kapasitor dan arus induktor tidak dapat melompat.
Cari nilai akhir lama setelah sakelar berpindah: kapasitor berperilaku sebagai rangkaian terbuka, induktor sebagai hubung singkat.
Cari konstanta waktu: τ = RC atau τ = L/R, dengan hambatan yang terlihat oleh kapasitor atau induktor.
Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ.

Resistor seri & paralel

Resistor seri: R_eq = R₁ + R₂ + …
Resistor paralel: 1/R_eq = 1/R₁ + 1/R₂ + …
Dua resistor paralel: R_eq = R₁R₂ / (R₁ + R₂)
Hukum Ohm: V = I·R
Daya: P = V·I = I²R = V²/R

Metode

Mulailah dari ujung jaringan yang paling jauh dari terminal.
Gabungkan resistor seri dengan menjumlahkannya, dan resistor paralel dengan 1/R = 1/R₁ + 1/R₂ + …
Gambar ulang rangkaian setelah setiap langkah.
Ulangi sampai tersisa satu resistor di antara terminal.

Konverter DC-DC

Buck: V_o = D·V_in
Boost: V_o = V_in/(1 − D)
Buck-boost pembalik: |V_o| = V_in·D/(1 − D)
Keseimbangan daya ideal: V_inI_in = V_oI_o
Riak induktor: ΔI_L = V_L,on·D/(L·f); buck V_in − V_o, boost and buck-boost V_in
Arus induktor rata-rata: buck I_o; boost dan buck-boost I_o/(1 − D)
Riak keluaran: buck ΔI_L/(8fC); boost dan buck-boost I_o·D/(fC)
Batas CCM: buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Metode

Kenali konverternya (buck, boost, atau buck-boost) dan siklus kerja D dari rasio tegangan.
Gunakan keseimbangan volt-detik pada induktor: tegangan induktor rata-rata selama satu periode adalah nol.
Cari tegangan induktor saat saklar menyala, lalu ΔI_L = V_L·D/(L·f).
Untuk riak keluaran, cari muatan yang masuk dan keluar kapasitor; untuk batas CCM, samakan arus induktor rata-rata dengan ΔI_L/2.

Jembatan Wheatstone & strain gauge

Tegangan pembagi: V_a = V_sR₂/(R₁ + R₂), V_b = V_sR₄/(R₃ + R₄)
Haluaran: V_ab = V_a − V_b
Keseimbangan: R₁/R₂ = R₃/R₄
Jembatan kawat geser: R/R_x = l/(100 − l)
Resistansi Thévenin: R_th = R₁∥R₂ + R₃∥R₄
Faktor pengukur: ΔR/R = GF·ε
Keluaran jembatan: seperempat V_s·GF·ε/4, setengah V_s·GF·ε/2, penuh V_s·GF·ε
Perubahan kecil, satu lengan: V_ab ≈ V_s·ΔR/(4R)
Tegangan: σ = E·ε

Metode

Perlakukan jembatan sebagai dua pembagi tegangan pada catu yang sama.
Untuk keseimbangan, setel R₁/R₂ = R₃/R₄ lalu selesaikan untuk resistor yang tidak diketahui.
Untuk jembatan tak seimbang, cari V_a dan V_b dari pembagi lalu kurangkan; gunakan ekuivalen Thévenin bila alat ukur membebani keluaran.
Untuk strain gauge, ubah regangan menjadi ΔR/R = GF·ε dan gunakan V_s·GF·ε/4, /2, atau ×1 untuk jembatan seperempat, setengah, atau penuh.

Logika digital: gerbang, peta-K & flip-flop

Gerbang dasar: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Aturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Urutan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kelompok 2ᵏ sel: kehilangan k variabel
Multiplekser 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pencacah: n bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pencacah ripple: f_max = 1/(n·t_pd)
Pencacah cincin dan Johnson: n dan 2n keadaan

Metode

Untuk rangkaian, bekerjalah dari masukan ke keluaran satu gerbang demi satu gerbang dan tulis nilai pada setiap kawat, atau tulis ekspresinya dan isi tabel kebenaran.
Untuk penyederhanaan, taruh angka 1 (dan don’t-care sebagai X) ke dalam peta Karnaugh dengan baris dan kolom kode Gray: 00, 01, 11, 10.
Cakup angka 1 dengan kelompok sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8, atau 16 sel, melingkar melewati tepi; setiap kelompok adalah satu suku hasil kali yang tersusun dari variabel yang tetap konstan. Kelompokkan angka 0 untuk bentuk POS.
Untuk flip-flop dan pencacah, baca masukan pada setiap tepi clock aktif, tulis keadaan setelah setiap tepi, dan ingat bahwa pencacah n bit berputar kembali setelah 2ⁿ keadaan.

2Soal latihan

1.Dioda & transistorSedang

2 LED putih (tegangan maju 3 V masing-masing) dihubungkan seri dengan resistor ke catu 12 V. Cari resistansi R yang menetapkan arus sebesar 20 mA.

V_s = 12 VV_F = 3 Vn = 2I = 20 mA

R = Ω

2.Dioda & transistorSulit

Sebuah transistor NPN dengan β = 150 mengalihkan resistor beban 100 Ω yang terhubung antara V_CC = 5 V dan kolektornya. Emitornya dihubungkan ke ground. Basis dikemudikan dari keluaran logika 5 V melalui resistor basis R_B. Ambil V_BE = 0,7 V dan V_CE(sat) = 0,2 V. Agar pengalihan andal, rancang arus basis 2 kali arus minimum yang diperlukan untuk saturasi. Cari R_B dalam kΩ.

V_CC = 5 VR_C = 100 Ωβ = 150V_in = 5 VV_BE = 0,7 VV_CE(sat) = 0,2 Voverdrive = 2

R_B = kΩ

3.Rangkaian op-ampSedang

Op-amp ideal dan dicatu ±15 V. Cari tegangan keluaran V_out.

V_in = 0,1 VR₁ = 1 kΩR_f = 4,7 kΩ

V_out = V

4.Rangkaian op-ampSulit

Integrator memakai op-amp ideal dengan catu ±15 V; keluarannya jenuh pada ±12 V. Kapasitor tidak bermuatan ketika masukan konstan V_in = 1,2 V diberikan pada t = 0. Berapa lama setelah t = 0 keluaran mencapai kejenuhan? Cari t.

V_in = 1,2 VR = 22 kΩC = 0,47 µFV_sat = ±12 V

t = ms

5.Transien RC & RLSedang

Sumber Vₛ mengisi kapasitor melalui R₁, dan R₂ terhubung paralel dengan C. Kapasitor belum bermuatan saat sakelar ditutup pada t = 0. Cari konstanta waktu τ rangkaian setelah sakelar menutup.

V_s = 15 VR₁ = 3,3 kΩR₂ = 4,7 kΩC = 47 µF

τ = ms

6.Transien RC & RLSulit

Tepat sebelum sakelar ditutup pada t = 0, kapasitor bertegangan 24 V dengan polaritas yang ditunjukkan. Berapa lama waktu yang diperlukan agar v_C mencapai 22 V? Cari t.

V_s = 20 VR = 3,3 kΩC = 220 µFv_C(0) = 24 V

t = ms

7.Resistor seri & paralelSedang

Cari arus I_R1 yang dialirkan sumber, yang mengalir melalui R₁.

V₁ = 18 VR₁ = 4 ΩR₂ = 15 ΩR₃ = 20 ΩR₄ = 12 Ω

I_R1 = A

8.Resistor seri & paralelSulit

Cari arus I_R2 melalui R₂.

V₁ = 18 VR₁ = 10 ΩR₂ = 2 ΩR₃ = 4 ΩR₄ = 10 ΩR₅ = 3 ΩR₆ = 30 Ω

I_R2 = A

9.Konverter DC-DCSedang

Konverter boost ideal mengubah 36 V menjadi 144 V untuk beban 2 Ω. Cari arus induktor rata-rata I_L.

Vin = 36 VVo = 144 VR = 2 Ω

I_L = A

10.Konverter DC-DCSulit

Konverter buck ideal mengubah 24 V menjadi 18 V untuk beban 4 Ω pada 200 kHz. Cari induktansi terkecil L_crit untuk konduksi kontinu.

Vin = 24 VVo = 18 Vf = 200 kHzR = 4 Ω

L_crit = µH

11.Jembatan Wheatstone & strain gaugeSedang

Cari resistansi Thévenin R_th dari jembatan yang ditunjukkan, dilihat dari terminal keluaran a dan b.

V_s = 3 VR₁ = 50 ΩR₂ = 150 ΩR₃ = 150 ΩR₄ = 10 Ω

R_th = Ω

12.Jembatan Wheatstone & strain gaugeSulit

Sebuah jembatan dengan lengan 350 Ω dieksitasi dengan 2,5 V dan memiliki empat gauge aktif, dua dalam tarik dan dua dalam tekan (jembatan penuh). Faktor pengukurnya 2,1 dan regangannya 1500 µε. Cari keluaran jembatan V_o dalam mV.

V_s = 2,5 VGF = 2,1ε = 1500 µε

V_o = mV

13.Logika digital: gerbang, peta-K & flip-flopSedang

Pakai peta Karnaugh untuk mencari bentuk hasil kali dari jumlah (POS) minimal dari F(A, B, C) = Σm(2, 3, 4). Berapa suku jumlah (faktor) N yang dimilikinya?

F(A, B, C) = Σm(2, 3, 4)

N =

14.Logika digital: gerbang, peta-K & flip-flopSulit

Pencacah mod-10 dibangun dari flip-flop dalam jumlah minimum. Berapa dari keadaan yang mungkin U yang tidak pernah dipakai?

N = 10

U =

3Larutan

1.Dioda & transistor

Jawaban: R = 300 Ω

Rangkaian LED dan dioda: LED bias maju menjatuhkan tegangan sekitar tegangan majunya V_F (sekitar 2 V untuk merah, 3 V untuk biru atau putih), berapa pun arusnya. Resistor seri menentukan arus: R = (V_s − n·V_F)/I untuk n LED seri. Dengan model dioda yang lebih eksak V = V₀ + I·r_d, titik kerja berada di tempat garis dioda berpotongan dengan garis beban I = (V_s − V)/R, sehingga I = (V_s − V₀)/(R + r_d).

Tegangan pada resistor

V_R = 12 − 2·3 = 6 V

Hambatan

R = 6/0,02 = 300 Ω

Jawaban

R = 300 Ω

Resistor menyerap daya 120 mW.

2.Dioda & transistor

Jawaban: R_B = 6,719 kΩ

BJT sebagai sakelar: untuk menyalakan beban sepenuhnya, transistor dikemudikan ke saturasi, dengan V_CE = V_CE(sat) dan arus kolektor ditentukan oleh beban: I_C(sat) = (V_CC − V_CE(sat))/R_C. Saturasi memerlukan paling sedikit I_B = I_C(sat)/β. Jika arus basis lebih kecil, transistor tetap aktif dan I_C = β·I_B.

Arus kolektor saat saturasi

I_C(sat) = (5 − 0,2)/100 = 48 mA

Arus basis minimum

I_B(min) = I_C(sat)/β = 48/150 = 320 µA

Arus basis rancangan

I_B = 2·320 µA = 640 µA

Resistor basis

R_B = (5 − 0,7)/I_B = 4,3 V/0,64 mA = 6,719 kΩ

Jawaban

R_B = 6,719 kΩ

3.Rangkaian op-amp

Jawaban: V_out = 0,57 V

Aturan op-amp ideal: dengan umpan balik negatif, op-amp mengatur keluarannya sehingga kedua masukan berada pada tegangan yang sama (V₋ = V₊), dan tidak ada arus yang masuk ke masukan mana pun. Menulis KCL di masukan pembalik dengan dua fakta ini memberi keluarannya.

Masukan pembalik mengikuti masukan

V₋ = V₊ = 0,1 V

I = V₋/R₁ = 0,1/1 = 0,1 mA

Tegangan keluaran

Arus melalui R₁ juga mengalir melalui R_f.

V_out = V₋ + I·R_f = 0,1 + 0,1·4,7 = 0,57 V

Jawaban

V_out = 0,57 V

4.Rangkaian op-amp

Jawaban: t = 103,4 ms

Arus masukan dan laju kenaikan

kΩ dikali µF menghasilkan milidetik.

RC = 22 kΩ · 0,47 µF = 10,34 ms

laju kenaikan = −V_in/(RC) = −1,2/10,34 = −0,1161 V/ms

Waktu sampai jenuh

|V_in|·t/(RC) = V_sat → t = V_sat·RC/|V_in| = 12·10,34/1,2 = 103,4 ms

Jawaban

t = 103,4 ms

5.Transien RC & RL

Jawaban: τ = 91,12 ms

Transien orde satu: pada rangkaian dengan satu kapasitor atau satu induktor, setiap tegangan dan arus berubah secara eksponensial dari nilai awal ke nilai akhir: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ, dengan τ = RC atau τ = L/R. Setelah sekitar 5τ rangkaian sudah stabil.

Ekuivalen Thévenin yang dilihat kapasitor

Hubung singkatkan sumber untuk mencari R_th; buka kapasitor untuk mencari tegangan akhirnya.

R_th = R₁ ∥ R₂ = 3,3·4,7/(3,3 + 4,7) = 1,939 kΩ

v_C(∞) = 15·4,7/(3,3 + 4,7) = 8,813 V

Konstanta waktu

τ = R_th·C = 1,939·47 = 91,12 ms

Jawaban

τ = 91,12 ms

6.Transien RC & RL

Jawaban: t = 503,2 ms

Nilai awal, nilai akhir, konstanta waktu

Tegangan kapasitor tidak dapat melompat, jadi dimulai dari nilai tersimpannya dan menuju tegangan sumber.

v_C(0) = 24 V, v_C(∞) = V_s = 20 V

τ = R·C = 3,3 kΩ · 220 µF = 726 ms

v_C(t) = 20 + (24 − 20)·e^−t/τ

Selesaikan untuk waktu

22 = 20 + (4)·e^−t/τ → e^−t/τ = (22 − 20)/(24 − 20) = 0,5

t = τ·ln((24 − 20)/(22 − 20)) = 726·ln(2) = 503,2 ms

Jawaban

t = 503,2 ms

7.Resistor seri & paralel

Jawaban: I_R1 = 1,266 A

Resistor seri dan paralel: dalam seri, arus yang sama mengalir di setiap resistor dan R = R₁ + R₂ + …. Dalam paralel, setiap resistor punya tegangan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Jaringan tangga disederhanakan satu pasang demi satu pasang hingga tersisa satu resistansi ekuivalen.

Gabungkan resistor dari ujung terjauh

Mulai dari ujung yang paling jauh dari sumber dan bergerak kembali ke arahnya. Resistor yang dialiri arus sama terhubung seri; resistor di antara dua simpul yang sama terhubung paralel.

R₃ + R₄ = 20 + 12 = 32 Ω

R₂ ∥ 32 = 15·32/(15+32) = 10,21 Ω

R_eq = R₁ + 10,21 = 4 + 10,21 = 14,21 Ω

Arus dari sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberi arus yang dialirkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 18/14,21 = 1,266 A

Jawaban

I_R1 = 1,266 A

8.Resistor seri & paralel

Jawaban: I_R2 = 1,313 A

Gabungkan resistor dari ujung terjauh

Mulai dari ujung yang paling jauh dari sumber dan bergerak kembali ke arahnya. Resistor yang dialiri arus sama terhubung seri; resistor di antara dua simpul yang sama terhubung paralel.

R₅ + R₆ = 3 + 30 = 33 Ω

R₄ ∥ 33 = 7,674 Ω

R₃ + 7,674 = 11,67 Ω

R₂ ∥ 11,67 = 1,707 Ω

R_eq = R₁ + 1,707 = 10 + 1,707 = 11,71 Ω

Arus dari sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberi arus yang dialirkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 18/11,71 = 1,537 A

Arus melalui R₂

Kurangi jatuh tegangan pada R₁ untuk mendapat tegangan di simpul A, yaitu tegangan pada R₂.

V_A = V₁ − I_R1·R₁ = 18 − 1,537·10 = 2,625 V

I_R2 = V_A/R₂ = 2,625/2 = 1,313 A

Jawaban

I_R2 = 1,313 A

9.Konverter DC-DC

Jawaban: I_L = 288 A

Konverter DC-DC: saklar S menyala selama fraksi D dari setiap periode T = 1/f. Pada keadaan tunak, tegangan rata-rata induktor adalah nol (keseimbangan volt-detik), yang memberikan rasio konversi ideal pada konduksi kontinu: buck V_o = D·V_in, boost V_o = V_in/(1 − D), buck-boost pembalik |V_o| = V_in·D/(1 − D). Konverter ideal menjaga daya: V_in·I_in = V_o·I_o. Selama S menyala, arus induktor naik sebesar ΔI_L = V_L·D·T/L, dengan V_L = V_in − V_o untuk buck dan V_in untuk boost dan buck-boost. Riak keluaran adalah ΔV_o = ΔI_L/(8fC) untuk buck dan I_o·D/(fC) untuk boost dan buck-boost. Arus induktor tepat menyentuh nol (batas CCM) ketika arus induktor rata-rata sama dengan ΔI_L/2.

Siklus kerja

D = 1 − 36/144 = 0,75

Arus beban

I_o = 144/2 = 72 A

Arus induktor

I_L = I_o/(1 − D) = 72/0,25 = 288 A

Jawaban

I_L = 288 A

10.Konverter DC-DC

Jawaban: L_crit = 2,5 µH

Siklus kerja

D = 18/24 = 0,75

Syarat batas

Samakan arus induktor rata-rata dengan setengah arus riak lalu selesaikan untuk L.

L_crit = (1 − D)·R/(2f)

Induktansi kritis

L_crit = (1 − 0,75)·4/(2200·10³) = 2,5 µH

Jawaban

L_crit = 2,5 µH

11.Jembatan Wheatstone & strain gauge

Jawaban: R_th = 46,88 Ω

Jembatan Wheatstone: dua pembagi tegangan berbagi satu catu V_s. Pembagi kiri R₁–R₂ memberikan V_a = V_s·R₂/(R₁ + R₂) dan pembagi kanan R₃–R₄ memberikan V_b = V_s·R₄/(R₃ + R₄); keluarannya adalah V_ab = V_a − V_b. Jembatan seimbang (V_ab = 0, tidak ada arus di alat ukur) bila R₁/R₂ = R₃/R₄, yaitu R₁·R₄ = R₂·R₃. Dilihat dari keluarannya, jembatan adalah sumber Thévenin dengan R_th = R₁∥R₂ + R₃∥R₄.

Catu dihubung singkat

R₁∥R₂ = 50·150/200 = 37,5 Ω

R₃∥R₄ = 150·10/160 = 9,375 Ω

Resistansi Thévenin

R_th = 46,88 Ω

Jawaban

R_th = 46,88 Ω

12.Jembatan Wheatstone & strain gauge

Jawaban: V_o = 7,875 mV

Pengukur regangan (strain gauge): sebuah pengukur mengubah resistansinya menurut regangan: ΔR/R = GF·ε, dengan faktor pengukur GF sekitar 2 untuk foil logam. Pada jembatan dengan semua lengan sama dengan R, satu pengukur aktif (jembatan seperempat) memberikan V_o ≈ V_s·GF·ε/4. Dua pengukur aktif dengan regangan berlawanan pada lengan yang berdekatan (setengah jembatan) memberikan V_s·GF·ε/2, dan empat (jembatan penuh) memberikan V_s·GF·ε. Tegangan mekanik mengikuti hukum Hooke, σ = E·ε. Sel beban menyatakan sensitivitasnya dalam mV/V: keluaran pada beban penuh per volt eksitasi.

Perubahan resistansi relatif

ΔR/R = 2,1·1500·10⁻⁶ = 0,00315

Keluaran jembatan

V_o = V_s·GF·ε = 2,5·0,00315 = 7,875 mV

Jawaban

V_o = 7,875 mV

13.Logika digital: gerbang, peta-K & flip-flop

Jawaban: N = 3

Peta Karnaugh: sel-sel diurutkan dalam kode Gray (00, 01, 11, 10), sehingga sel bertetangga, termasuk yang melewati tepi, berbeda tepat pada satu variabel. Kelompokkan angka 1 dalam persegi panjang berisi 1, 2, 4, 8, atau 16 sel, sebesar mungkin dan sesedikit mungkin, sampai setiap angka 1 tercakup. Setiap kelompok adalah satu suku hasil kali: variabel yang tetap konstan di dalamnya. Kelompok 2ᵏ sel kehilangan k variabel. Don’t-care (X) boleh dipakai untuk memperbesar kelompok tetapi tidak harus dicakup. Mengelompokkan angka 0 sebagai gantinya menghasilkan bentuk POS minimal.

Kelompokkan angka 0

Setiap kelompok adalah persegi panjang berisi 2ᵏ sel; sel di tepi bertetangga dengan sel di tepi seberangnya.

(B + C′)

(A + B)

(A′ + B′)

Bentuk POS minimal

F = (B + C′)(A + B)(A′ + B′)

N = 3

Jawaban

N = 3

Ada pengelompokan lain dengan ukuran sama; banyaknya suku dan literalnya sama.

14.Logika digital: gerbang, peta-K & flip-flop

Jawaban: U = 6

Flip-flop dan pencacah: flip-flop hanya berubah pada tepi clock aktif. D menyalin masukannya (Q⁺ = D); T berbalik jika T = 1; JK bertahan untuk 00, reset untuk 01, set untuk 10, dan berbalik untuk 11. Pencacah biner n bit memiliki 2ⁿ keadaan dan menghitung modulo 2ⁿ; pencacah mod-N berurutan 0, 1, …, N − 1 lalu kembali ke 0, dan memerlukan flip-flop sebanyak n terkecil dengan 2ⁿ ≥ N. Setiap tahap pencacah ripple membagi dua frekuensi, sehingga keluaran terakhir pencacah mod-N berjalan pada f_clk/N. Pencacah Johnson dari n flip-flop memiliki 2n keadaan, pencacah cincin n.

Jumlah flip-flop

2ⁿ ≥ 10 → n = 4 (2⁴ = 16)

Keadaan yang tidak dipakai

U = 16 − 10 = 6

Jawaban

U = 6

ExamProblems · examproblems.com/courses/electronics-1