Kenali konverternya (buck, boost, atau buck-boost) dan siklus kerja D dari rasio tegangan.
Gunakan keseimbangan volt-detik pada induktor: tegangan induktor rata-rata selama satu periode adalah nol.
Cari tegangan induktor saat saklar menyala, lalu ΔIL = VL·D/(L·f).
Untuk riak keluaran, cari muatan yang masuk dan keluar kapasitor; untuk batas CCM, samakan arus induktor rata-rata dengan ΔIL/2.
Jembatan Wheatstone & strain gauge
Tegangan pembagi
Va = VsR2/(R1 + R2), Vb = VsR4/(R3 + R4)
Haluaran
Vab = Va − Vb
Keseimbangan
R1/R2 = R3/R4
Jembatan kawat geser
R/Rx = l/(100 − l)
Resistansi Thévenin
Rth = R1∥R2 + R3∥R4
Faktor pengukur
ΔR/R = GF·ε
Keluaran jembatan
seperempat Vs·GF·ε/4, setengah Vs·GF·ε/2, penuh Vs·GF·ε
Perubahan kecil, satu lengan
Vab ≈ Vs·ΔR/(4R)
Tegangan
σ = E·ε
Metode
Perlakukan jembatan sebagai dua pembagi tegangan pada catu yang sama.
Untuk keseimbangan, setel R₁/R₂ = R₃/R₄ lalu selesaikan untuk resistor yang tidak diketahui.
Untuk jembatan tak seimbang, cari Va dan Vb dari pembagi lalu kurangkan; gunakan ekuivalen Thévenin bila alat ukur membebani keluaran.
Untuk strain gauge, ubah regangan menjadi ΔR/R = GF·ε dan gunakan Vs·GF·ε/4, /2, atau ×1 untuk jembatan seperempat, setengah, atau penuh.
Logika digital: gerbang, peta-K & flip-flop
Gerbang dasar
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Aturan Boolean
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Urutan peta Karnaugh
00, 01, 11, 10 (Gray code)
Kelompok 2ᵏ sel
kehilangan k variabel
Multiplekser 4-ke-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pencacah
n bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; fout = fclk/N
Pencacah ripple
fmax = 1/(n·tpd)
Pencacah cincin dan Johnson
n dan 2n keadaan
Metode
Untuk rangkaian, bekerjalah dari masukan ke keluaran satu gerbang demi satu gerbang dan tulis nilai pada setiap kawat, atau tulis ekspresinya dan isi tabel kebenaran.
Untuk penyederhanaan, taruh angka 1 (dan don’t-care sebagai X) ke dalam peta Karnaugh dengan baris dan kolom kode Gray: 00, 01, 11, 10.
Cakup angka 1 dengan kelompok sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8, atau 16 sel, melingkar melewati tepi; setiap kelompok adalah satu suku hasil kali yang tersusun dari variabel yang tetap konstan. Kelompokkan angka 0 untuk bentuk POS.
Untuk flip-flop dan pencacah, baca masukan pada setiap tepi clock aktif, tulis keadaan setelah setiap tepi, dan ingat bahwa pencacah n bit berputar kembali setelah 2ⁿ keadaan.
2Soal latihan
1.Dioda & transistorSedang
Regulator Zener 9,1 V dicatu dari 18 V melalui 470 Ω dan mencatu beban 3300 Ω. Cari arus Zener IZ.
Vin = 18 VVZ = 9,1 VR = 470 ΩRL = 3300 Ω
IZ = mA
2.Dioda & transistorSulit
Sebuah dioda dimodelkan sebagai 0,6 V yang diseri dengan 25 Ω (ia menghantar di atas 0,6 V). Dioda itu diseri dengan resistor 100 Ω melintasi catu 12 V. Cari arus kerja ID di tempat garis dioda bertemu garis beban.
Vs = 12 VR = 100 ΩV0 = 0,6 Vrd = 25 Ω
ID = mA
3.Rangkaian op-ampSedang
Op-amp ideal dan dicatu ±15 V. Cari tegangan keluaran Vout.
Konverter boost ideal mengubah 15 V menjadi 50 V untuk beban 12 Ω. Cari arus induktor rata-rata IL.
Vin = 15 VVo = 50 VR = 12 Ω
IL = A
10.Konverter DC-DCSulit
Konverter buck-boost ideal mengubah 36 V menjadi −84 V untuk beban 12 Ω pada 40 kHz. Kapasitor keluarannya 220 µF. Cari riak tegangan keluaran puncak ke puncak ΔVo dalam mV.
Cari resistansi Thévenin Rth dari jembatan yang ditunjukkan, dilihat dari terminal keluaran a dan b.
Vs = 10 VR1 = 150 ΩR2 = 80 ΩR3 = 250 ΩR4 = 10 Ω
Rth = Ω
12.Jembatan Wheatstone & strain gaugeSulit
Sebuah jembatan seperempat dengan satu gauge aktif (GF = 2,1) dieksitasi dengan 3 V. Di bawah beban keluarannya menunjukkan 1,575 mV. Cari regangan ε dalam µε.
Sederhanakan F = ABC + ABC′ + A′BC′ + A′C′ ke bentuk jumlah dari hasil kali minimal. Berapa literal L yang dimiliki ekspresi yang sudah disederhanakan?
Flip-flop JK yang dipicu tepi positif dimulai dengan Q = 0 dan menerima masukan yang ditunjukkan pada 6 tepi naik clock. Berapa kali N Q berubah keadaan?
Q₀ = 0JK
N =
3Larutan
1.Dioda & transistor
Jawaban: IZ = 16,18 mA
Regulator Zener: dioda Zener bias mundur mempertahankan tegangannya VZ selama arusnya tetap di atas minimum IZ,min. Resistor seri R menanggung selisih antara masukan dan keluaran: IR = (Vin − VZ)/R. Arus itu terbagi antara beban, IL = VZ/RL, dan Zener: IZ = IR − IL. Rancang untuk kasus terburuk: masukan terendah dengan beban terbesar tetap harus menyisakan IZ,min, dan masukan tertinggi tanpa beban memberi daya Zener terbesar PZ = VZ·IZ.
Arus resistor
IR = 8,9/470 = 18,94 mA
Arus beban
IL = 9,1/3300 = 2,758 mA
Arus Zener
IZ = 18,94 − 2,758 = 16,18 mA
Jawaban
IZ = 16,18 mA
2.Dioda & transistor
Jawaban: ID = 91,2 mA
Rangkaian LED dan dioda: LED bias maju menjatuhkan tegangan sekitar tegangan majunya VF (sekitar 2 V untuk merah, 3 V untuk biru atau putih), berapa pun arusnya. Resistor seri menentukan arus: R = (Vs − n·VF)/I untuk n LED seri. Dengan model dioda yang lebih eksak V = V₀ + I·rd, titik kerja berada di tempat garis dioda berpotongan dengan garis beban I = (Vs − V)/R, sehingga I = (Vs − V₀)/(R + rd).
Gabungkan kedua persamaan
12 = 0,6 + I·(100 + 25)
Arus kerja
ID = 11,4/125 = 91,2 mA
VD = 0,6 + 0,0912·25 = 2,88 V
Jawaban
ID = 91,2 mA
3.Rangkaian op-amp
Jawaban: Vout = −0,8865 V
Aturan op-amp ideal: dengan umpan balik negatif, op-amp mengatur keluarannya sehingga kedua masukan berada pada tegangan yang sama (V₋ = V₊), dan tidak ada arus yang masuk ke masukan mana pun. Menulis KCL di masukan pembalik dengan dua fakta ini memberi keluarannya.
Aturan op-amp ideal: dengan umpan balik negatif, op-amp mengatur keluarannya sehingga kedua masukan berada pada tegangan yang sama (V₋ = V₊), dan tidak ada arus yang masuk ke masukan mana pun. Menulis KCL di masukan pembalik dengan dua fakta ini memberi keluarannya.
Arus masukan
V₋ = 0, jadi setiap resistor masukan menanggung seluruh tegangan masukannya.
I1 = V1/R1 = −2/22 = −0,09091 mA
I2 = V2/R2 = 1,9/100 = 0,019 mA
If = I1 + I2 = −0,07191 mA
Jawaban
If = −0,07191 mA
5.Transien RC & RL
Jawaban: i = 0,3395 A
Transien orde satu: pada rangkaian dengan satu kapasitor atau satu induktor, setiap tegangan dan arus berubah secara eksponensial dari nilai awal ke nilai akhir: x(t) = x(∞) + [x(0) − x(∞)]·e−t/τ, dengan τ = RC atau τ = L/R. Setelah sekitar 5τ rangkaian sudah stabil.
Konstanta waktu dan arus akhir
Lama setelah sakelar ditutup, induktor berperilaku seperti hubung singkat, jadi arus akhir hanya ditentukan oleh R.
Transien orde satu: pada rangkaian dengan satu kapasitor atau satu induktor, setiap tegangan dan arus berubah secara eksponensial dari nilai awal ke nilai akhir: x(t) = x(∞) + [x(0) − x(∞)]·e−t/τ, dengan τ = RC atau τ = L/R. Setelah sekitar 5τ rangkaian sudah stabil.
Nilai awal, nilai akhir, konstanta waktu
Tegangan kapasitor tidak dapat melompat, jadi dimulai dari nilai tersimpannya dan menuju tegangan sumber.
vC(0) = 15 V, vC(∞) = Vs = 12 V
τ = R·C = 1 kΩ · 220 µF = 220 ms
vC(t) = 12 + (15 − 12)·e−t/τ
Tegangan pada waktu tertentu
vC(100) = 12 + (3)·e−100/220 = 13,9 V
Jawaban
vC = 13,9 V
7.Resistor seri & paralel
Jawaban: Req = 15,91 Ω
Resistor seri dan paralel: dalam seri, arus yang sama mengalir di setiap resistor dan R = R₁ + R₂ + …. Dalam paralel, setiap resistor punya tegangan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Jaringan tangga disederhanakan satu pasang demi satu pasang hingga tersisa satu resistansi ekuivalen.
Gabungkan resistor dari ujung terjauh
Mulai dari ujung yang paling jauh dari sumber dan bergerak kembali ke arahnya. Resistor yang dialiri arus sama terhubung seri; resistor di antara dua simpul yang sama terhubung paralel.
R3 + R4 = 12 + 6 = 18 Ω
R2 ∥ 18 = 5·18/(5+18) = 3,913 Ω
Req = R1 + 3,913 = 12 + 3,913 = 15,91 Ω
Jawaban
Req = 15,91 Ω
8.Resistor seri & paralel
Jawaban: Req = 19,88 Ω
Resistor seri dan paralel: dalam seri, arus yang sama mengalir di setiap resistor dan R = R₁ + R₂ + …. Dalam paralel, setiap resistor punya tegangan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Jaringan tangga disederhanakan satu pasang demi satu pasang hingga tersisa satu resistansi ekuivalen.
Gabungkan resistor dari ujung terjauh
Mulai dari ujung yang paling jauh dari sumber dan bergerak kembali ke arahnya. Resistor yang dialiri arus sama terhubung seri; resistor di antara dua simpul yang sama terhubung paralel.
R5 + R6 = 25 + 2 = 27 Ω
R4 ∥ 27 = 4,219 Ω
R3 + 4,219 = 8,219 Ω
R2 ∥ 8,219 = 4,878 Ω
Req = R1 + 4,878 = 15 + 4,878 = 19,88 Ω
Jawaban
Req = 19,88 Ω
9.Konverter DC-DC
Jawaban: IL = 13,89 A
Konverter DC-DC: saklar S menyala selama fraksi D dari setiap periode T = 1/f. Pada keadaan tunak, tegangan rata-rata induktor adalah nol (keseimbangan volt-detik), yang memberikan rasio konversi ideal pada konduksi kontinu: buck Vo = D·Vin, boost Vo = Vin/(1 − D), buck-boost pembalik |Vo| = Vin·D/(1 − D). Konverter ideal menjaga daya: Vin·Iin = Vo·Io. Selama S menyala, arus induktor naik sebesar ΔIL = VL·D·T/L, dengan VL = Vin − Vo untuk buck dan Vin untuk boost dan buck-boost. Riak keluaran adalah ΔVo = ΔIL/(8fC) untuk buck dan Io·D/(fC) untuk boost dan buck-boost. Arus induktor tepat menyentuh nol (batas CCM) ketika arus induktor rata-rata sama dengan ΔIL/2.
Siklus kerja
D = 1 − 15/50 = 0,7
Arus beban
Io = 50/12 = 4,167 A
Arus induktor
IL = Io/(1 − D) = 4,167/0,3 = 13,89 A
Jawaban
IL = 13,89 A
10.Konverter DC-DC
Jawaban: ΔVo = 556,8 mV
Konverter DC-DC: saklar S menyala selama fraksi D dari setiap periode T = 1/f. Pada keadaan tunak, tegangan rata-rata induktor adalah nol (keseimbangan volt-detik), yang memberikan rasio konversi ideal pada konduksi kontinu: buck Vo = D·Vin, boost Vo = Vin/(1 − D), buck-boost pembalik |Vo| = Vin·D/(1 − D). Konverter ideal menjaga daya: Vin·Iin = Vo·Io. Selama S menyala, arus induktor naik sebesar ΔIL = VL·D·T/L, dengan VL = Vin − Vo untuk buck dan Vin untuk boost dan buck-boost. Riak keluaran adalah ΔVo = ΔIL/(8fC) untuk buck dan Io·D/(fC) untuk boost dan buck-boost. Arus induktor tepat menyentuh nol (batas CCM) ketika arus induktor rata-rata sama dengan ΔIL/2.
Siklus kerja
D = 84/(36 + 84) = 0,7
Arus beban
Io = 84/12 = 7 A
Riak keluaran
ΔVo = 7·0,7/(40·10³·220·10⁻⁶) = 556,8 mV
Jawaban
ΔVo = 556,8 mV
11.Jembatan Wheatstone & strain gauge
Jawaban: Rth = 61,79 Ω
Jembatan Wheatstone: dua pembagi tegangan berbagi satu catu Vs. Pembagi kiri R1–R2 memberikan Va = Vs·R2/(R1 + R2) dan pembagi kanan R3–R4 memberikan Vb = Vs·R4/(R3 + R4); keluarannya adalah Vab = Va − Vb. Jembatan seimbang (Vab = 0, tidak ada arus di alat ukur) bila R1/R2 = R3/R4, yaitu R1·R4 = R2·R3. Dilihat dari keluarannya, jembatan adalah sumber Thévenin dengan Rth = R1∥R2 + R3∥R4.
Catu dihubung singkat
R₁∥R₂ = 150·80/230 = 52,17 Ω
R₃∥R₄ = 250·10/260 = 9,615 Ω
Resistansi Thévenin
Rth = 61,79 Ω
Jawaban
Rth = 61,79 Ω
12.Jembatan Wheatstone & strain gauge
Jawaban: ε = 1000 µε
Pengukur regangan (strain gauge): sebuah pengukur mengubah resistansinya menurut regangan: ΔR/R = GF·ε, dengan faktor pengukur GF sekitar 2 untuk foil logam. Pada jembatan dengan semua lengan sama dengan R, satu pengukur aktif (jembatan seperempat) memberikan Vo ≈ Vs·GF·ε/4. Dua pengukur aktif dengan regangan berlawanan pada lengan yang berdekatan (setengah jembatan) memberikan Vs·GF·ε/2, dan empat (jembatan penuh) memberikan Vs·GF·ε. Tegangan mekanik mengikuti hukum Hooke, σ = E·ε. Sel beban menyatakan sensitivitasnya dalam mV/V: keluaran pada beban penuh per volt eksitasi.
Selesaikan persamaan jembatan seperempat
ε = 4·0,001575/(3·2,1) = 0,001
Dalam mikroregangan
ε = 1000 µε
Jawaban
ε = 1000 µε
13.Logika digital: gerbang, peta-K & flip-flop
Jawaban: L = 4
Aljabar Boolean: aturan yang menyederhanakan ekspresi adalah X + X′ = 1 dan X·X′ = 0, X + X = X, absorpsi X + X·Y = X, aturan penggabungan X·Y + X·Y′ = X, X + X′Y = X + Y, dan teorema konsensus XY + X′Z + YZ = XY + X′Z. Hukum De Morgan mengubah (X·Y)′ menjadi X′ + Y′ dan (X + Y)′ menjadi X′·Y′. Peta Karnaugh menerapkan aturan ini secara grafis: setiap kelompok dua sel bertetangga adalah satu penggunaan XY + XY′ = X.
Minterm dari ekspresi
ABC → m(7)
ABC′ → m(6)
A′BC′ → m(2)
A′C′ → m(0, 2)
Kelompokkan dan baca
F = A′C′ + AB
Hitung literalnya
L = 4
Jawaban
L = 4
14.Logika digital: gerbang, peta-K & flip-flop
Jawaban: N = 4
Flip-flop dan pencacah: flip-flop hanya berubah pada tepi clock aktif. D menyalin masukannya (Q⁺ = D); T berbalik jika T = 1; JK bertahan untuk 00, reset untuk 01, set untuk 10, dan berbalik untuk 11. Pencacah biner n bit memiliki 2ⁿ keadaan dan menghitung modulo 2ⁿ; pencacah mod-N berurutan 0, 1, …, N − 1 lalu kembali ke 0, dan memerlukan flip-flop sebanyak n terkecil dengan 2ⁿ ≥ N. Setiap tahap pencacah ripple membagi dua frekuensi, sehingga keluaran terakhir pencacah mod-N berjalan pada fclk/N. Pencacah Johnson dari n flip-flop memiliki 2n keadaan, pencacah cincin n.