디지털 전자공학: 벼락치기 팩

비트 설정: 각 비트는 2의 거듭제곱(128, 64, …, 1)의 값을 가집니다. 16진수 한 자리는 정확히 네 비트이고, 8비트 2의 보수에서 맨 왼쪽 비트의 값은 −128입니다. 비트 연산은 각 비트 자리를 따로 처리합니다.

위치 기수법: 각 자리의 값은 그 숫자에 밑의 거듭제곱을 곱한 것입니다. 2진수의 자리값은 1, 2, 4, 8, 16, …, 16진수는 1, 16, 256, …이며 A–F는 10–15를 뜻합니다. 8비트 2의 보수에서 가장 왼쪽 비트는 +128이 아니라 −128의 값을 가지며, 이렇게 음수를 저장합니다.

불 대수: 식을 간소화하는 규칙은 X + X′ = 1과 X·X′ = 0, X + X = X, 흡수 법칙 X + X·Y = X, 결합 규칙 X·Y + X·Y′ = X, X + X′Y = X + Y, 그리고 합의 정리 XY + X′Z + YZ = XY + X′Z입니다. 드모르간 법칙은 (X·Y)′를 X′ + Y′로, (X + Y)′를 X′·Y′로 바꿉니다. 카르노 맵은 이 규칙들을 그림으로 적용합니다. 이웃한 두 칸의 그룹은 모두 XY + XY′ = X를 한 번 쓴 것입니다.

플립플롭과 카운터: 플립플롭은 클록의 활성 에지에서만 바뀝니다. D는 입력을 복사합니다(Q⁺ = D). T는 T = 1이면 토글합니다. JK는 00이면 유지, 01이면 리셋, 10이면 셋, 11이면 토글합니다. n비트 이진 카운터는 상태가 2ⁿ개이고 2ⁿ을 법으로 세며, mod-N 카운터는 0, 1, …, N − 1을 거쳐 다시 0으로 돌아가고 2ⁿ ≥ N인 가장 작은 n개의 플립플롭이 필요합니다. 리플 카운터는 단마다 주파수가 절반이 되므로 mod-N 카운터의 마지막 출력은 f_clk/N으로 동작합니다. 플립플롭 n개의 존슨 카운터는 상태가 2n개, 링 카운터는 n개입니다.

ADC 분해능: N비트 변환기는 풀스케일 범위 V_FSR을 0부터 2ᴺ − 1까지 2ᴺ개의 코드로 나눕니다. 한 스텝은 1 LSB = V_FSR/2ᴺ로, 변환기가 나타낼 수 있는 가장 작은 변화입니다. 절사형 ADC는 코드 ⌊V_in/LSB⌋를 주고, 반올림형 ADC는 참값에서 ½ LSB 넘게 벗어나지 않으며 이것이 양자화 오차입니다. 비트가 하나 늘 때마다 LSB는 절반이 되고, 풀스케일 사인파에 대한 이상적인 신호 대 양자화 잡음비 SQNR = 6.02·N + 1.76 dB는 약 6 dB 높아집니다. 범위에서 분해능 r을 얻으려면 2ᴺ ≥ 범위/r을 만족하는 가장 작은 N을 고르세요.

ADC 분해능: N비트 변환기는 풀스케일 범위 V_FSR을 0부터 2ᴺ − 1까지 2ᴺ개의 코드로 나눕니다. 한 스텝은 1 LSB = V_FSR/2ᴺ로, 변환기가 나타낼 수 있는 가장 작은 변화입니다. 절사형 ADC는 코드 ⌊V_in/LSB⌋를 주고, 반올림형 ADC는 참값에서 ½ LSB 넘게 벗어나지 않으며 이것이 양자화 오차입니다. 비트가 하나 늘 때마다 LSB는 절반이 되고, 풀스케일 사인파에 대한 이상적인 신호 대 양자화 잡음비 SQNR = 6.02·N + 1.76 dB는 약 6 dB 높아집니다. 범위에서 분해능 r을 얻으려면 2ᴺ ≥ 범위/r을 만족하는 가장 작은 N을 고르세요.