스트레인 게이지는 변형률을 ΔR/R = GF·ε로 바꾸고, 1/4, 1/2, 풀 브리지에 대해 각각 Vs·GF·ε/4, /2, ×1을 쓰세요.
데이터 수집과 표본화
나이퀴스트 조건
fs > 2·fmax, fN = fs/2
에일리어스 주파수
fa = |f − k·fs|, k = round(f/fs)
스텝 크기
1 LSB = VFSR/2ᴺ
양자화 오차(반올림)
±½ LSB
절사형 ADC 코드
D = ⌊Vin/LSB⌋
분해능 r에 필요한 비트 수
2ᴺ ≥ span/r
이상적인 SQNR, 풀스케일 사인파
SQNR = 6.02·N + 1.76 dB
데이터 전송률
채널 수 × fs × N bit/s
멀티플렉스 ADC
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 바이트당 10비트; bytes/s = baud/프레임당 비트 수
보율 분주기
baud = fclk/(16·D)
방법
주어진 값을 적으세요: 표본화율, 신호 주파수, 비트 수, 입력 범위, 보율.
표본화 문제에서는 각 주파수를 fs/2와 비교하세요. 더 높은 주파수는 fs의 가장 가까운 배수를 이용해 fa = |f − k·fs|에 나타납니다.
분해능 문제에서는 1 LSB = VFSR/2ᴺ을 구하거나, 2ᴺ ≥ 범위/분해능을 만족하는 가장 작은 N을 찾으세요.
데이터 전송률과 UART 링크 문제에서는 전송되는 모든 것을 세세요: 채널, 초당 표본 수, 표본당 비트 또는 전체 바이트, 그리고 모든 프레임의 시작, 패리티, 정지 비트.
연산 증폭기 회로
반전 증폭기
Vout = −(Rf/Rin)·Vin
비반전 증폭기
Vout = (1 + Rf/R1)·Vin
가산 증폭기
Vout = −Rf(V1/R1 + V2/R2)
이상적인 연산 증폭기
V+ = V−, Iin = 0
저항의 직렬·병렬
저항의 직렬 연결
Req = R1 + R2 + …
저항의 병렬 연결
1/Req = 1/R1 + 1/R2 + …
두 저항의 병렬
Req = R1R2 / (R1 + R2)
옴의 법칙
V = I·R
전력
P = V·I = I²R = V²/R
방법
단자에서 가장 먼 회로망 끝에서 시작하세요.
직렬 저항은 더하고, 병렬 저항은 1/R = 1/R₁ + 1/R₂ + …로 합성하세요.
단계마다 회로를 다시 그리세요.
단자 사이에 저항이 하나 남을 때까지 반복하세요.
테브난·노턴
테브난 전압
Vth = Vopen circuit
테브난 저항
Rth: 모든 전원을 제거하고 a–b에서 본 저항
노턴 전류
IN = Vth/Rth
부하 전류
IL = Vth/(Rth + RL)
최대 전력 전달
RL = Rth, Pmax = Vth²/(4Rth)
방법
부하를 떼어 내고 두 단자를 a와 b로 표시하세요.
a와 b 사이의 개방 전압을 구하세요. 이것이 Vth입니다.
모든 독립 전원을 끄고 a–b에서 본 저항을 구하세요. 이것이 Rth입니다.
부하를 등가 회로에 다시 연결합니다: Vth와 Rth의 직렬.
노턴 등가 회로로 변환합니다: IN = Vth/Rth, RN = Rth를 병렬로.
2연습 문제
1.휘트스톤 브리지와 스트레인 게이지보통
그림의 브리지를 출력 단자 a와 b에서 본 테브난 저항 Rth을(를) 구하시오.
Vs = 6 VR1 = 150 ΩR2 = 20 ΩR3 = 20 ΩR4 = 50 Ω
Rth = Ω
2.휘트스톤 브리지와 스트레인 게이지어려움
능동 게이지 하나(GF = 2.12)인 1/4 브리지에 2.5 V를 여기합니다. 하중을 받으면 출력이 0.265 mV로 읽힙니다. 변형률 ε을(를) µε 단위로 구하시오.
Vs = 2.5 VGF = 2.12Vo = 0.265 mV
ε = µε
3.데이터 수집과 표본화보통
입력 범위 0~3.3 V인 10비트 ADC가 절사합니다: 출력 코드는 1 LSB = VFSR/2ᴺ일 때 ⌊Vin/LSB⌋입니다. 입력이 1.28 V일 때 십진수 출력 코드 D을(를) 구하시오.
N = 10VFSR = 3.3 VVin = 1.28 V
D =
4.데이터 수집과 표본화어려움
16비트 ADC가 모든 표본을 57600 baud, 8N1 형식(시작 비트, 데이터 비트 8개, 정지 비트 1개)의 UART로 계속 전송합니다. 각 표본은 2바이트로 전송되고 링크는 항상 사용 중입니다. 에일리어싱 없이 표본화할 수 있는 최고 신호 주파수 fmax을(를) Hz 단위로 구하시오.
baud = 57600 BdN = 168N1
fmax = Hz
5.연산 증폭기 회로보통
연산 증폭기는 이상적이며 ±15 V 전원으로 동작한다. 출력 전압 Vout을(를) 구하시오.
Vin = −0.6 VR1 = 22 kΩRf = 100 kΩ
Vout = V
6.연산 증폭기 회로어려움
이상적인 연산 증폭기 두 단이 종속 연결되어 있다: 반전 증폭기(R1, Rf1) 다음에 비반전 증폭기(접지 쪽 R2, 귀환에 Rf2)가 있다. 둘 다 ±15 V 전원으로 동작한다. 전체 전압 이득 Av = Vout/Vin을(를) 구하시오.
a–b 사이에 부하 RL = 6 Ω을 연결한다. 나머지 회로를 테브난 등가 회로로 바꾸고 부하 전류 IL을(를) 구하시오.
V1 = 18 VR1 = 4 ΩR2 = 10 ΩR3 = 10 ΩRL = 6 Ω
IL = A
10.테브난·노턴어려움
노턴 전류 IN을(를) 구하시오: 단자를 단락했을 때 a에서 b로 흐르는 전류.
V1 = 30 VIs = 2.5 AR1 = 10 ΩR2 = 8 ΩR3 = 25 Ω
IN = A
3용액
1.휘트스톤 브리지와 스트레인 게이지
답: Rth = 31.93 Ω
휘트스톤 브리지: 두 개의 분압기가 하나의 전원 Vs를 공유합니다. 왼쪽 분압기 R1–R2는 Va = Vs·R2/(R1 + R2)를, 오른쪽 분압기 R3–R4는 Vb = Vs·R4/(R3 + R4)를 주며, 출력은 Vab = Va − Vb입니다. 브리지는 R1/R2 = R3/R4, 즉 R1·R4 = R2·R3일 때 평형(Vab = 0, 계기에 전류가 흐르지 않음)입니다. 출력 단자에서 보면 브리지는 Rth = R1∥R2 + R3∥R4인 테브난 전원입니다.
전원 단락
R₁∥R₂ = 150·20/170 = 17.65 Ω
R₃∥R₄ = 20·50/70 = 14.29 Ω
테브난 저항
Rth = 31.93 Ω
답
Rth = 31.93 Ω
2.휘트스톤 브리지와 스트레인 게이지
답: ε = 200 µε
스트레인 게이지: 게이지는 변형률에 따라 저항이 변합니다: ΔR/R = GF·ε이며, 게이지율 GF는 금속 박막에서 약 2입니다. 모든 변이 R로 같은 브리지에서 능동 게이지 하나(1/4 브리지)는 Vo ≈ Vs·GF·ε/4를 줍니다. 서로 인접한 변에 반대 변형률을 받는 능동 게이지 둘(1/2 브리지)은 Vs·GF·ε/2를, 넷(풀 브리지)은 Vs·GF·ε를 줍니다. 응력은 훅의 법칙 σ = E·ε에서 구합니다. 로드셀은 감도를 mV/V로 표기합니다. 이는 여기 전압 1 V당 정격 하중에서의 출력입니다.
1/4 브리지 방정식 풀기
ε = 4·0.000265/(2.5·2.12) = 0.0002
마이크로 스트레인 단위로
ε = 200 µε
답
ε = 200 µε
3.데이터 수집과 표본화
답: D = 397
ADC 분해능: N비트 변환기는 풀스케일 범위 VFSR을 0부터 2ᴺ − 1까지 2ᴺ개의 코드로 나눕니다. 한 스텝은 1 LSB = VFSR/2ᴺ로, 변환기가 나타낼 수 있는 가장 작은 변화입니다. 절사형 ADC는 코드 ⌊Vin/LSB⌋를 주고, 반올림형 ADC는 참값에서 ½ LSB 넘게 벗어나지 않으며 이것이 양자화 오차입니다. 비트가 하나 늘 때마다 LSB는 절반이 되고, 풀스케일 사인파에 대한 이상적인 신호 대 양자화 잡음비 SQNR = 6.02·N + 1.76 dB는 약 6 dB 높아집니다. 범위에서 분해능 r을 얻으려면 2ᴺ ≥ 범위/r을 만족하는 가장 작은 N을 고르세요.
스텝 크기
1 LSB = 3.3/210 = 3.223 mV
코드
Vin/LSB = 1280/3.223 = 397.2
코드 = ⌊397.2⌋ = 397
답
D = 397
이진수로는 0110001101입니다.
4.데이터 수집과 표본화
답: fmax = 1440 Hz
UART: 비동기 직렬 링크는 각 바이트를 프레임으로 보냅니다. 시작 비트 1개(low), 데이터 비트, 선택적 패리티 비트, 정지 비트 1~2개(high)입니다. 보율은 초당 비트 수이므로 한 비트는 Tb = 1/baud 동안 지속되고, n비트 프레임은 n/baud 동안 지속됩니다. 흔히 쓰는 8N1 형식은 바이트당 10비트입니다. 보율 발생기는 클록을 나눕니다: baud = fclk/(16·D)이며 D는 정수이므로 실제 보율은 목표값과 조금 다릅니다. 오차가 약 2 % 미만이면 보통 허용됩니다.
선로상의 표본당 비트 수
2·10 = 20 bit
최고 표본화율
fs,max = 57600/20 = 2880 Hz
나이퀴스트 한계
fmax = 2880/2 = 1440 Hz
답
fmax = 1440 Hz
5.연산 증폭기 회로
답: Vout = −3.327 V
이상 연산 증폭기 규칙: 부귀환이 있으면 연산 증폭기는 두 입력이 같은 전압(V₋ = V₊)이 되도록 출력을 조절하고, 어느 입력으로도 전류가 흘러 들어가지 않습니다. 이 두 사실로 반전 입력에서 KCL을 세우면 출력이 나옵니다.