a–b 사이에 부하 RL = 8 Ω을 연결한다. 나머지 회로를 테브난 등가 회로로 바꾸고 부하 전류 IL을(를) 구하시오.
V1 = 10 VR1 = 5 ΩR2 = 12 ΩR3 = 20 ΩRL = 8 Ω
IL = A
10.테브난·노턴어려움
노턴 전류 IN을(를) 구하시오: 단자를 단락했을 때 a에서 b로 흐르는 전류.
V1 = 10 VIs = 5 AR1 = 2 ΩR2 = 8 ΩR3 = 12 Ω
IN = A
3용액
1.휘트스톤 브리지와 스트레인 게이지
답: Rth = 327.7 Ω
휘트스톤 브리지: 두 개의 분압기가 하나의 전원 Vs를 공유합니다. 왼쪽 분압기 R1–R2는 Va = Vs·R2/(R1 + R2)를, 오른쪽 분압기 R3–R4는 Vb = Vs·R4/(R3 + R4)를 주며, 출력은 Vab = Va − Vb입니다. 브리지는 R1/R2 = R3/R4, 즉 R1·R4 = R2·R3일 때 평형(Vab = 0, 계기에 전류가 흐르지 않음)입니다. 출력 단자에서 보면 브리지는 Rth = R1∥R2 + R3∥R4인 테브난 전원입니다.
전원 단락
R₁∥R₂ = 40·40/80 = 20 Ω
R₃∥R₄ = 500·800/1300 = 307.7 Ω
테브난 저항
Rth = 327.7 Ω
답
Rth = 327.7 Ω
2.휘트스톤 브리지와 스트레인 게이지
답: ε = 1000 µε
스트레인 게이지: 게이지는 변형률에 따라 저항이 변합니다: ΔR/R = GF·ε이며, 게이지율 GF는 금속 박막에서 약 2입니다. 모든 변이 R로 같은 브리지에서 능동 게이지 하나(1/4 브리지)는 Vo ≈ Vs·GF·ε/4를 줍니다. 서로 인접한 변에 반대 변형률을 받는 능동 게이지 둘(1/2 브리지)은 Vs·GF·ε/2를, 넷(풀 브리지)은 Vs·GF·ε를 줍니다. 응력은 훅의 법칙 σ = E·ε에서 구합니다. 로드셀은 감도를 mV/V로 표기합니다. 이는 여기 전압 1 V당 정격 하중에서의 출력입니다.
1/4 브리지 방정식 풀기
ε = 4·0.00125/(2.5·2) = 0.001
마이크로 스트레인 단위로
ε = 1000 µε
답
ε = 1000 µε
3.데이터 수집과 표본화
답: M = 30 MB
데이터 전송률: 각 채널은 초당 fs개의 N비트 표본을 내보내므로 원시 전송률은 채널 수 × fs × N bit/s입니다. 메모리에서는 표본이 전체 바이트를 차지하므로(12비트 표본은 2바이트로 저장) 기록에 필요한 메모리는 채널 수 × fs × 표본당 바이트 수 × 시간입니다. 멀티플렉스 ADC는 채널을 차례로 변환합니다. (정착 시간을 포함한) 변환 한 번에 t가 걸리므로 n개 채널을 한 바퀴 도는 데 n·t가 걸리고, 각 채널은 1/(n·t)로 표본화됩니다.
표본당 바이트 수
⌈10/8⌉ = 2 B
바이트 전송률
1·25000·2 = 50000 B/s
메모리
M = 50000·600 = 3 × 10⁷ B = 30 MB
답
M = 30 MB
4.데이터 수집과 표본화
답: ΔTLSB = 0.09766 °C
ADC 분해능: N비트 변환기는 풀스케일 범위 VFSR을 0부터 2ᴺ − 1까지 2ᴺ개의 코드로 나눕니다. 한 스텝은 1 LSB = VFSR/2ᴺ로, 변환기가 나타낼 수 있는 가장 작은 변화입니다. 절사형 ADC는 코드 ⌊Vin/LSB⌋를 주고, 반올림형 ADC는 참값에서 ½ LSB 넘게 벗어나지 않으며 이것이 양자화 오차입니다. 비트가 하나 늘 때마다 LSB는 절반이 되고, 풀스케일 사인파에 대한 이상적인 신호 대 양자화 잡음비 SQNR = 6.02·N + 1.76 dB는 약 6 dB 높아집니다. 범위에서 분해능 r을 얻으려면 2ᴺ ≥ 범위/r을 만족하는 가장 작은 N을 고르세요.
스텝 크기
1 LSB = 2500/256 = 9.766 mV
ADC에서의 감도
10·10 = 100 mV/°C
온도 분해능
ΔTLSB = 9.766/100 = 0.09766 °C
답
ΔTLSB = 0.09766 °C
ADC는 25 °C에서 풀스케일에 도달합니다.
5.연산 증폭기 회로
답: Vout = −0.3091 V
이상 연산 증폭기 규칙: 부귀환이 있으면 연산 증폭기는 두 입력이 같은 전압(V₋ = V₊)이 되도록 출력을 조절하고, 어느 입력으로도 전류가 흘러 들어가지 않습니다. 이 두 사실로 반전 입력에서 KCL을 세우면 출력이 나옵니다.
입력 단자의 전압
R₃와 R₄에는 같은 전류가 흐르므로 전압 분배기를 이루며, 귀환이 V₋ = V₊가 되게 합니다.