휘트스톤 브리지: 두 개의 분압기가 하나의 전원 Vs를 공유합니다. 왼쪽 분압기 R1–R2는 Va = Vs·R2/(R1 + R2)를, 오른쪽 분압기 R3–R4는 Vb = Vs·R4/(R3 + R4)를 주며, 출력은 Vab = Va − Vb입니다. 브리지는 R1/R2 = R3/R4, 즉 R1·R4 = R2·R3일 때 평형(Vab = 0, 계기에 전류가 흐르지 않음)입니다. 출력 단자에서 보면 브리지는 Rth = R1∥R2 + R3∥R4인 테브난 전원입니다.
노드 전압
Va = 2·270/520 = 1.038 V
Vb = 1 V
배설량
Vab = 38.46 mV
답
Vab = 38.46 mV
선형 추정값 Vs·ΔR/(4R) = 40 mV는 4 % 높게 나옵니다. 1/4 브리지는 완전한 선형이 아닙니다.
2.휘트스톤 브리지와 스트레인 게이지
답: Vo = 0.75 mV
스트레인 게이지: 게이지는 변형률에 따라 저항이 변합니다: ΔR/R = GF·ε이며, 게이지율 GF는 금속 박막에서 약 2입니다. 모든 변이 R로 같은 브리지에서 능동 게이지 하나(1/4 브리지)는 Vo ≈ Vs·GF·ε/4를 줍니다. 서로 인접한 변에 반대 변형률을 받는 능동 게이지 둘(1/2 브리지)은 Vs·GF·ε/2를, 넷(풀 브리지)은 Vs·GF·ε를 줍니다. 응력은 훅의 법칙 σ = E·ε에서 구합니다. 로드셀은 감도를 mV/V로 표기합니다. 이는 여기 전압 1 V당 정격 하중에서의 출력입니다.
상대 저항 변화
ΔR/R = 2·500·10⁻⁶ = 0.001
브리지 출력
Vo ≈ Vs·GF·ε/4 = 3·0.001/4 = 0.75 mV
답
Vo = 0.75 mV
3.데이터 수집과 표본화
답: D = 200
ADC 분해능: N비트 변환기는 풀스케일 범위 VFSR을 0부터 2ᴺ − 1까지 2ᴺ개의 코드로 나눕니다. 한 스텝은 1 LSB = VFSR/2ᴺ로, 변환기가 나타낼 수 있는 가장 작은 변화입니다. 절사형 ADC는 코드 ⌊Vin/LSB⌋를 주고, 반올림형 ADC는 참값에서 ½ LSB 넘게 벗어나지 않으며 이것이 양자화 오차입니다. 비트가 하나 늘 때마다 LSB는 절반이 되고, 풀스케일 사인파에 대한 이상적인 신호 대 양자화 잡음비 SQNR = 6.02·N + 1.76 dB는 약 6 dB 높아집니다. 범위에서 분해능 r을 얻으려면 2ᴺ ≥ 범위/r을 만족하는 가장 작은 N을 고르세요.
스텝 크기
1 LSB = 5/28 = 19.53 mV
코드
Vin/LSB = 3919/19.53 = 200.7
코드 = ⌊200.7⌋ = 200
답
D = 200
이진수로는 11001000입니다.
4.데이터 수집과 표본화
답: fa = 20 kHz
표본화: ADC는 신호를 초당 fs번 측정합니다. 나이퀴스트-섀넌 정리에 따르면 주파수 f는 f < fs/2, 즉 나이퀴스트(접힘) 주파수보다 낮을 때만 올바르게 포착되므로, 표본화율은 신호 최고 주파수의 두 배를 넘어야 합니다. 더 높은 주파수는 사라지지 않고 fa = |f − k·fs|의 에일리어스로 나타나며, k는 결과가 0과 fs/2 사이가 되게 하는 정수입니다. 표본만으로는 둘을 구별할 수 없으므로 ADC 앞에서 아날로그 앤티에일리어싱 필터가 fs/2보다 높은 성분을 모두 제거해야 합니다.
고조파 주파수
3f₁ = 3·10 kHz = 30 kHz
표본화율의 가장 가까운 배수
m = round(0.6) = 1
에일리어스 주파수
fa = |30 − 1·50| = 20 kHz
답
fa = 20 kHz
에일리어스는 신호 대역 안에 놓이므로 디지털 필터로는 제거할 수 없습니다. ADC 앞의 아날로그 필터만 도움이 됩니다.
5.연산 증폭기 회로
답: Vin,max = 0.5836 V
이상 연산 증폭기 규칙: 부귀환이 있으면 연산 증폭기는 두 입력이 같은 전압(V₋ = V₊)이 되도록 출력을 조절하고, 어느 입력으로도 전류가 흘러 들어가지 않습니다. 이 두 사실로 반전 입력에서 KCL을 세우면 출력이 나옵니다.
이득
Av = 1 + Rf/R1 = 1 + 100/4.7 = 22.28
잘리기 전의 최대 입력
Vin,max = Vsat/|Av| = 13/22.28 = 0.5836 V
답
Vin,max = 0.5836 V
6.연산 증폭기 회로
답: Vout = −6.136 V
이상 연산 증폭기 규칙: 부귀환이 있으면 연산 증폭기는 두 입력이 같은 전압(V₋ = V₊)이 되도록 출력을 조절하고, 어느 입력으로도 전류가 흘러 들어가지 않습니다. 이 두 사실로 반전 입력에서 KCL을 세우면 출력이 나옵니다.
입력 전류와 증가율
kΩ × µF는 밀리초입니다.
RC = 100 kΩ · 2.2 µF = 220 ms
증가율 = −Vin/(RC) = −2.7/220 = −0.01227 V/ms
주어진 시각의 출력
이상값이 ±Vsat 안에 있으므로 적분기는 아직 잘리지 않았습니다.
Vout = −Vin·t/(RC) = −2.7·500/220 = −6.136 V
답
Vout = −6.136 V
7.저항의 직렬·병렬
답: IR1 = 0.4304 A
직렬과 병렬 저항: 직렬에서는 각 저항에 같은 전류가 흐르고 R = R₁ + R₂ + …. 병렬에서는 각 저항에 같은 전압이 걸리고 1/R = 1/R₁ + 1/R₂ + …. 사다리 회로는 하나의 합성 저항이 남을 때까지 한 쌍씩 줄입니다.
먼 쪽 끝부터 저항 합치기
전원에서 가장 먼 끝에서 시작해 전원 쪽으로 돌아옵니다. 같은 전류가 흐르는 저항은 직렬, 같은 두 마디 사이의 저항은 병렬입니다.
R3 + R4 = 10 + 3 = 13 Ω
R2 ∥ 13 = 20·13/(20+13) = 7.879 Ω
Req = R1 + 7.879 = 20 + 7.879 = 27.88 Ω
전원 전류
전원은 Req만 보므로 옴의 법칙으로 전원이 내보내는 전류를 구합니다. 이 전류는 R₁에 흐릅니다.
IR1 = V1/Req = 12/27.88 = 0.4304 A
답
IR1 = 0.4304 A
8.저항의 직렬·병렬
답: IR1 = 3.274 A
직렬과 병렬 저항: 직렬에서는 각 저항에 같은 전류가 흐르고 R = R₁ + R₂ + …. 병렬에서는 각 저항에 같은 전압이 걸리고 1/R = 1/R₁ + 1/R₂ + …. 사다리 회로는 하나의 합성 저항이 남을 때까지 한 쌍씩 줄입니다.
먼 쪽 끝부터 저항 합치기
전원에서 가장 먼 끝에서 시작해 전원 쪽으로 돌아옵니다. 같은 전류가 흐르는 저항은 직렬, 같은 두 마디 사이의 저항은 병렬입니다.
R5 + R6 = 5 + 8 = 13 Ω
R4 ∥ 13 = 4.952 Ω
R3 + 4.952 = 9.952 Ω
R2 ∥ 9.952 = 1.665 Ω
Req = R1 + 1.665 = 2 + 1.665 = 3.665 Ω
전원 전류
전원은 Req만 보므로 옴의 법칙으로 전원이 내보내는 전류를 구합니다. 이 전류는 R₁에 흐릅니다.
IR1 = V1/Req = 12/3.665 = 3.274 A
답
IR1 = 3.274 A
9.테브난·노턴
답: IL = 0.3571 A
테브난 정리: 모든 선형 2단자 회로는 하나의 전압원 Vth와 저항 Rth의 직렬 회로처럼 동작합니다. 노턴 정리는 같은 회로를 전류원 IN = Vth/Rth와 Rth의 병렬 회로로 나타냅니다.
모든 전원을 끄고 Rth 구하기
전압원은 단락으로, 전류원은 개방으로 바꾼 뒤 a–b에서 회로를 들여다봅니다.
R1 ∥ R2 = 20·12/(20+12) = 7.5 Ω
Rth = (R1 ∥ R2) + R3 = 7.5 + 4 = 11.5 Ω
개방 전압 Vth 구하기
a–b가 개방되면 R₃에 전류가 흐르지 않으므로 전압 강하가 없고 V_b = V_A입니다. R₁과 R₂는 전압 분배기를 이룹니다.
Vth = V1·R2/(R1+R2) = 30·12/(20+12) = 11.25 V
부하를 테브난 등가 회로에 연결하기
테브난 전원과 직렬 R_th는 a–b에서 원래 회로와 똑같이 동작하므로, 부하는 단순한 직렬 루프를 보게 됩니다.
IL = Vth/(Rth + RL) = 11.25/(11.5 + 20) = 0.3571 A
10.테브난·노턴
답: PL = 26.49 W
테브난 정리: 모든 선형 2단자 회로는 하나의 전압원 Vth와 저항 Rth의 직렬 회로처럼 동작합니다. 노턴 정리는 같은 회로를 전류원 IN = Vth/Rth와 Rth의 병렬 회로로 나타냅니다.
모든 전원을 끄고 Rth 구하기
전압원은 단락으로, 전류원은 개방으로 바꾼 뒤 a–b에서 회로를 들여다봅니다.
R1 ∥ R2 = 3·3/(3+3) = 1.5 Ω
Rth = (R1 ∥ R2) + R3 = 1.5 + 20 = 21.5 Ω
개방 전압 Vth 구하기
a–b가 개방되면 Iₛ가 흐를 수 있는 경로는 R₃를 거쳐 마디 A로 가는 것뿐입니다. V₁과 Iₛ의 중첩으로 V_A를 구한 뒤 R₃의 전압 강하를 더합니다.
VA = V1·R2/(R1+R2) + Is·(R1∥R2) = 18 + 2·1.5 = 21 V
Vth = VB = VA + Is·R3 = 21 + 2·20 = 61 V
부하를 테브난 등가 회로에 연결하기
테브난 전원과 직렬 R_th는 a–b에서 원래 회로와 똑같이 동작하므로, 부하는 단순한 직렬 루프를 보게 됩니다.