Elektronik 1: pek ulang kaji kilat

Lembaran formula, langkah kaedah utama untuk setiap topik dan 14 soalan latihan, dengan penyelesaian penuh di bahagian belakang.

Soalan baharuKembali ke kursus

Dalam tetingkap cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan pada peranti anda.

1Formula dan kaedah

Diod & transistor

Diod (susutan malar)
VD = 0.7 V when conducting
Kawasan aktif
VBE = 0.7 V, IC = β·IB, IE = (β + 1)·IB
Pincang tetap
IB = (VCC − 0.7)/RB
Pincang pembahagi
IB = (VTH − 0.7)/(RTH + (β + 1)RE)
Thévenin bagi pembahagi
VTH = VCC·R2/(R1 + R2), RTH = R1∥R2
Gelung pengumpul
VCE = VCC − ICRC − IERE
Ketepuan
IC(sat) = (VCC − VCE(sat))/RC, IB ≥ IC(sat)/β

Litar op-amp

Penguat menyongsang
Vout = −(Rf/Rin)·Vin
Penguat tak menyongsang
Vout = (1 + Rf/R1)·Vin
Penguat penambah
Vout = −Rf(V1/R1 + V2/R2)
Op-amp unggul
V+ = V−, Iin = 0

Fana RC & RL

Pemalar masa
τ = RC | τ = L/R
Sambutan
x(t) = x(∞) + [x(0) − x(∞)]·e−t/τ
Kapasitor pada AT
litar buka; vC tidak boleh melompat
Induktor pada AT
litar pintas; iL tidak boleh melompat
Mantap
t ≈ 5τ

Kaedah

  1. Cari nilai awal sejurus selepas pensuisan: voltan kapasitor dan arus induktor tidak boleh melompat.
  2. Cari nilai akhir lama selepas pensuisan: kapasitor bertindak sebagai litar buka, induktor sebagai litar pintas.
  3. Cari pemalar masa: τ = RC atau τ = L/R, menggunakan rintangan yang dilihat oleh kapasitor atau induktor.
  4. Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e−t/τ.

Perintang bersiri & selari

Perintang bersiri
Req = R1 + R2 + …
Perintang selari
1/Req = 1/R1 + 1/R2 + …
Dua secara selari
Req = R1R2 / (R1 + R2)
Hukum Ohm
V = I·R
Kuasa
P = V·I = I²R = V²/R

Kaedah

  1. Mulakan di hujung rangkaian yang paling jauh daripada terminal.
  2. Gabungkan perintang secara bersiri dengan menambahnya, dan perintang secara selari dengan 1/R = 1/R₁ + 1/R₂ + …
  3. Lukis semula litar selepas setiap langkah.
  4. Ulang sehingga tinggal satu perintang antara terminal.

Penukar DC-DC

Buck
Vo = D·Vin
Boost
Vo = Vin/(1 − D)
Buck-boost menyongsang
|Vo| = Vin·D/(1 − D)
Imbangan kuasa unggul
VinIin = VoIo
Riak induktor
ΔIL = VL,on·D/(L·f); buck Vin − Vo, boost and buck-boost Vin
Arus induktor purata
buck Io; boost dan buck-boost Io/(1 − D)
Riak output
buck ΔIL/(8fC); boost dan buck-boost Io·D/(fC)
Sempadan CCM
buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Kaedah

  1. Kenal pasti penukar (buck, boost atau buck-boost) dan kitar tugas D daripada nisbah voltan.
  2. Gunakan imbangan volt-saat pada induktor: voltan induktor purata sepanjang satu tempoh ialah sifar.
  3. Cari voltan induktor semasa suis hidup, kemudian ΔIL = VL·D/(L·f).
  4. Untuk riak output, cari cas yang mengalir masuk dan keluar kapasitor; untuk sempadan CCM, tetapkan arus induktor purata sama dengan ΔIL/2.

Jambatan Wheatstone & tolok terikan

Voltan pembahagi
Va = VsR2/(R1 + R2), Vb = VsR4/(R3 + R4)
Pengeluaran
Vab = Va − Vb
Imbangan
R1/R2 = R3/R4
Jambatan wayar gelongsor
R/Rx = l/(100 − l)
Rintangan Thévenin
Rth = R1∥R2 + R3∥R4
Faktor tolok
ΔR/R = GF·ε
Output jambatan
suku Vs·GF·ε/4, separuh Vs·GF·ε/2, penuh Vs·GF·ε
Perubahan kecil, satu lengan
Vab ≈ Vs·ΔR/(4R)
Tegasan
σ = E·ε

Kaedah

  1. Anggap jambatan sebagai dua pembahagi voltan merentasi bekalan yang sama.
  2. Untuk keseimbangan, tetapkan R₁/R₂ = R₃/R₄ dan selesaikan untuk perintang yang tidak diketahui.
  3. Untuk jambatan tak seimbang, cari Va dan Vb daripada pembahagi dan tolakkannya; gunakan setara Thévenin apabila meter membebani output.
  4. Untuk tolok terikan, tukarkan terikan kepada ΔR/R = GF·ε dan gunakan Vs·GF·ε/4, /2 atau ×1 bagi jambatan suku, separuh atau penuh.

Logik digital: get, peta K & flip-flop

Get asas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Peraturan Boolean
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Susunan peta Karnaugh
00, 01, 11, 10 (Gray code)
Kumpulan 2ᵏ sel
kehilangan k pemboleh ubah
Multipleks 4-ke-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flop
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pembilang
n-bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; fout = fclk/N
Pembilang riak
fmax = 1/(n·tpd)
Pembilang gelang dan Johnson
n dan 2n keadaan

Kaedah

  1. Untuk litar, bekerja dari input ke output satu get pada satu masa dan tulis nilai pada setiap wayar, atau tulis ungkapannya dan isi jadual kebenaran.
  2. Untuk pemudahan, letakkan 1 (dan tidak peduli sebagai X) ke dalam peta Karnaugh dengan baris dan lajur kod Gray: 00, 01, 11, 10.
  3. Liputi 1 dengan kumpulan sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8 atau 16 sel, menyambung melepasi tepi; setiap kumpulan ialah satu sebutan hasil darab yang terdiri daripada pemboleh ubah yang kekal malar. Kumpulkan 0 untuk bentuk POS.
  4. Untuk flip-flop dan pembilang, baca input pada setiap pinggir jam yang aktif, tulis keadaan selepas setiap pinggir, dan ingat bahawa pembilang n-bit berpusing semula selepas 2ⁿ keadaan.

2Soalan latihan

1.Diod & transistorSederhana
RC​ = 1.5 kΩβ = 100RE​ = 680 ΩVCC​ = 15 VR1​ = 56 kΩR2​ = 22 kΩ

Satu transistor NPN dengan β = 100 mempunyai pincang pembahagi voltan daripada VCC = 15 V: R₁ = 56 kΩ dari VCC ke tapak dan R₂ = 22 kΩ dari tapak ke bumi. Perintang pengumpul ialah RC = 1.5 kΩ dan perintang pemancar ialah RE = 680 Ω. Ambil VBE = 0.7 V dan gunakan setara Thévenin bagi pembahagi (jangan abaikan arus tapak). Cari voltan pengumpul–pemancar VCE.

VCC = 15 VR1 = 56 kΩR2 = 22 kΩRC = 1.5 kΩRE = 680 Ωβ = 100
VCE = V
2.Diod & transistorSukar
RC​ = 150 Ωβ = 50IC​ = ?VCC​ = 5 V3.3 VRB​ = 1 kΩ

Satu transistor NPN dengan β = 50 menyuis perintang beban 150 Ω yang disambung antara VCC = 5 V dan pengumpulnya. Pemancar dibumikan. Tapak dipacu daripada keluaran logik 3.3 V melalui perintang tapak RB = 1 kΩ. Ambil VBE = 0.7 V dan VCE(sat) = 0.2 V. Cari arus pengumpul IC dalam mA apabila masukan tinggi. Tentukan dahulu sama ada transistor tepu.

VCC = 5 VRC = 150 Ωβ = 50Vin = 3.3 VVBE = 0.7 VVCE(sat) = 0.2 VRB = 1 kΩ
IC = mA
3.Litar op-ampSederhana
−+Vout​Rf​ = 22 kΩR1​ = 2 kΩVin​ = 1.5 VRa​ = 22 kΩRb​ = 2 kΩ

Op-amp adalah unggul dan beroperasi daripada bekalan ±15 V. Cari voltan keluaran Vout.

Vin = 1.5 VRa = 22 kΩRb = 2 kΩR1 = 2 kΩRf = 22 kΩ
Vout = V
4.Litar op-ampSukar
−+Vout​C = 1 µFVin​ = −0.5 VR = 22 kΩ

Pengamir menggunakan op-amp unggul dengan bekalan ±15 V; keluarannya tepu pada ±13 V. Kapasitor tidak bercas apabila masukan malar Vin = −0.5 V dikenakan pada t = 0. Berapa lama selepas t = 0 keluaran mencapai ketepuan? Cari t.

Vin = −0.5 VR = 22 kΩC = 1 µFVsat = ±13 V
t = ms
5.Fana RC & RLSederhana
+−Vs​9 Vt = 0R = 22 ΩL68 mHi(t)

Induktor tidak membawa arus sebelum suis ditutup pada t = 0. Cari arus i pada t = 5 ms.

Vs = 9 VR = 22 ΩL = 68 mHt = 5 ms
i = A
6.Fana RC & RLSukar
+−Vs​9 Vterbuka pada t = 0R1​ = 10 kΩR2​ = 1 kΩi2​C100 µF+−vC​

Suis telah ditutup untuk masa yang lama, maka litar berada dalam keadaan mantap. Pada t = 0 suis dibuka. Cari arus i2 melalui R2 pada t = 50 ms.

Vs = 9 VR1 = 10 kΩR2 = 1 kΩC = 100 µFt = 50 ms
i2 = mA
7.Perintang bersiri & selariSederhana
R1​ = 3 ΩR3​ = 3 Ω+−V1​9 VR2​12 ΩIR2​AR4​8 ΩB

Cari arus IR2 melalui R2.

V1 = 9 VR1 = 3 ΩR2 = 12 ΩR3 = 3 ΩR4 = 8 Ω
IR2 = A
8.Perintang bersiri & selariSukar
R1​ = 3 ΩR3​ = 3 ΩR5​ = 8 Ω+−V1​6 VR2​8 ΩIR2​AR4​30 ΩBR6​5 Ω

Cari arus IR2 melalui R2.

V1 = 6 VR1 = 3 ΩR2 = 8 ΩR3 = 3 ΩR4 = 30 ΩR5 = 8 ΩR6 = 5 Ω
IR2 = A
9.Penukar DC-DCSederhana
+−36 VLSCR = 2.5 Ω+−72 V

Penukar boost unggul menukar 36 V kepada 72 V untuk beban 2.5 Ω. Cari arus induktor purata IL.

Vin​ = 36 VVo​ = 72 VR = 2.5 Ω
IL = A
10.Penukar DC-DCSukar
+−36 VLSC = 220 µFR = 25 Ω+−144 V

Penukar boost unggul menukar 36 V kepada 144 V untuk beban 25 Ω pada 500 kHz. Kapasitor output ialah 220 µF. Cari riak voltan output puncak-ke-puncak ΔVo dalam mV.

Vin​ = 36 VVo​ = 144 Vf = 500 kHzC = 220 µFR = 25 Ω
ΔVo = mV
11.Jambatan Wheatstone & tolok terikanSederhana
+−3 VR1​ = 100 ΩR2​ = 500 ΩR3​ = 800 ΩR4​ = 20 Ωab+−Rth​ = ?

Cari rintangan Thévenin Rth bagi jambatan yang ditunjukkan, dilihat dari terminal output a dan b.

Vs = 3 VR1 = 100 ΩR2 = 500 ΩR3 = 800 ΩR4 = 20 Ω
Rth = Ω
12.Jambatan Wheatstone & tolok terikanSukar
+−5 V350 Ω − ΔR350 Ω + ΔR350 Ω + ΔR350 Ω − ΔRab+−Vo​ = ?

Sel beban (jambatan penuh tolok terikan) mempunyai output terkadar 1.5 mV/V pada beban terkadarnya 1000 kg. Ia diujakan dengan 5 V. Cari outputnya Vo di bawah beban 800 kg.

1.5 mV/VFrated = 1000 kgVs = 5 VF = 800 kg
Vo = mV
13.Logik digital: get, peta K & flip-flopSederhana
ABC000111100101324576

Permudahkan F = A′B′ + B′C + A′BC + B′C′ kepada bentuk hasil tambah hasil darab minimum. Berapa banyak literal L yang terkandung dalam ungkapan yang dipermudah?

F = A′B′ + B′C + A′BC + B′C′
L =
14.Logik digital: get, peta K & flip-flopSukar
DQ3​Q3​DQ2​Q2​DQ1​Q1​DQ0​Q0​CLKSHIFT

Daftar anjak 4-bit Q₃Q₂Q₁Q₀ menyimpan 0111. Pada setiap pinggir jam bit beranjak satu tempat ke kanan (Q₃ → Q₂ → Q₁ → Q₀, Q₀ hilang) dan input bersiri masuk ke Q₃. Input bersiri ialah 0, 1, 0, 1, 0, 1, 0 pada 7 pinggir. Beri keadaan akhir Q = Q₃Q₂Q₁Q₀ sebagai nombor perpuluhan.

Q₃Q₂Q₁Q₀ = 01110, 1, 0, 1, 0, 1, 0
Q =

3Larutan

1.Diod & transistor

Jawapan: VCE = 5.86 V

Titik pincang BJT: dalam kawasan aktif VBE = 0.7 V, IC = β·IB dan IE = (β + 1)·IB. Cari IB daripada gelung tapak dengan KVL, kemudian IC, kemudian VCE daripada gelung pengumpul–pemancar. Pembahagi voltan pada tapak digantikan dengan setara Thévenin VTH = VCC·R₂/(R₁ + R₂), RTH = R₁∥R₂; perintang pemancar kelihatan (β + 1) kali lebih besar dalam gelung tapak.

Setara Thévenin bagi pembahagi

VTH = 15·22/(56 + 22) = 4.231 V
RTH = 56·22/(56 + 22) = 15.79 kΩ

Arus tapak

KVL mengelilingi gelung tapak; arus pemancar ialah (β + 1)·IB.

IB = (4.231 − 0.7)/(15.79 + 101·0.68) = 41.8 µA

Arus pengumpul

IC = 100·41.8 µA = 4.18 mA
IE = 101·41.8 µA = 4.221 mA

Voltan pengumpul–pemancar

VCE = 15 − 4.18·1.5 − 4.221·0.68 = 5.86 V

Jawapan

VCE = 5.86 V
2.Diod & transistor

Jawapan: IC = 32 mA

BJT sebagai suis: untuk menghidupkan beban sepenuhnya, transistor dipacu ke dalam ketepuan, di mana VCE = VCE(sat) dan arus pengumpul ditentukan oleh beban: IC(sat) = (VCC − VCE(sat))/RC. Ketepuan memerlukan sekurang-kurangnya IB = IC(sat)/β. Jika arus tapak lebih kecil, transistor kekal aktif dan IC = β·IB.

Arus tapak

IB = (3.3 − 0.7)/1 kΩ = 2600 µA

Tepu atau aktif?

β·IB lebih besar daripada IC(sat), jadi transistor tepu.

β·IB = 130 mA
IC(sat) = (5 − 0.2)/150 = 32 mA

Arus pengumpul

IC = IC(sat) = 32 mA

Jawapan

IC = 32 mA

Transistor tepu.

3.Litar op-amp

Jawapan: Vout = 1.5 V

Peraturan op-amp unggul: dengan suap balik negatif, op-amp memacu keluarannya supaya kedua-dua masukannya berada pada voltan yang sama (V₋ = V₊), dan tiada arus mengalir ke dalam mana-mana masukan. Menulis KCL pada masukan songsang dengan dua fakta ini memberikan keluaran.

Voltan pada masukan +

V₊ = Vin·Rb/(Ra + Rb) = 1.5·2/(22 + 2) = 0.125 V

Gandaan tidak menyongsang

V₋ = V₊, dan arus melalui R₁ juga mengalir melalui Rf.

Vout = V₊·(1 + Rf/R1) = 0.125·(1 + 22/2) = 1.5 V

Jawapan

Vout = 1.5 V
4.Litar op-amp

Jawapan: t = 572 ms

Peraturan op-amp unggul: dengan suap balik negatif, op-amp memacu keluarannya supaya kedua-dua masukannya berada pada voltan yang sama (V₋ = V₊), dan tiada arus mengalir ke dalam mana-mana masukan. Menulis KCL pada masukan songsang dengan dua fakta ini memberikan keluaran.

Arus masukan dan kadar cerun

kΩ darab µF memberikan milisaat.

RC = 22 kΩ · 1 µF = 22 ms
kadar cerun = −Vin/(RC) = −(−0.5)/22 = 0.02273 V/ms

Masa ke ketepuan

|Vin|·t/(RC) = Vsat → t = Vsat·RC/|Vin| = 13·22/0.5 = 572 ms

Jawapan

t = 572 ms
5.Fana RC & RL

Jawapan: i = 0.3279 A

Fana peringkat pertama: dalam litar dengan satu kapasitor atau satu induktor, setiap voltan dan arus bergerak secara eksponen daripada nilai awalnya kepada nilai akhirnya: x(t) = x(∞) + [x(0) − x(∞)]·e−t/τ, dengan τ = RC atau τ = L/R. Selepas kira-kira 5τ litar telah mantap.

Pemalar masa dan arus akhir

Lama selepas suis ditutup, induktor berkelakuan seperti litar pintas, jadi arus akhir ditentukan oleh R sahaja.

τ = L/R = 68 mH / 22 Ω = 3.091 ms
i(∞) = Vs/R = 9/22 = 0.4091 A

Arus pada masa yang diberi

i(t) = i(∞)·(1 − e−t/τ) = 0.4091·(1 − e−5/3.091) = 0.3279 A

Jawapan

i = 0.3279 A
6.Fana RC & RL

Jawapan: i2 = 0.4963 mA

Fana peringkat pertama: dalam litar dengan satu kapasitor atau satu induktor, setiap voltan dan arus bergerak secara eksponen daripada nilai awalnya kepada nilai akhirnya: x(t) = x(∞) + [x(0) − x(∞)]·e−t/τ, dengan τ = RC atau τ = L/R. Selepas kira-kira 5τ litar telah mantap.

Voltan awal kapasitor

Dalam keadaan mantap kapasitor ialah litar terbuka, maka R₁ dan R₂ membentuk pembahagi voltan. Voltan kapasitor tidak boleh melompat apabila suis dibuka.

vC(0) = 9·1/(10 + 1) = 0.8182 V

Pemalar masa selepas suis dibuka

τ = R2·C = 1·100 = 100 ms

Nyahcas

vC(t) = 0.8182·e−50/100 = 0.4963 V
i2 = vC/R2 = 0.4963/1 = 0.4963 mA

Jawapan

i2 = 0.4963 mA
7.Perintang bersiri & selari

Jawapan: IR2 = 0.4925 A

Perintang bersiri dan selari: dalam sambungan bersiri arus yang sama mengalir melalui setiap perintang dan R = R₁ + R₂ + …. Dalam sambungan selari setiap perintang mempunyai voltan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Rangkaian tangga dipermudahkan sepasang demi sepasang sehingga tinggal satu rintangan setara.

R1​ = 3 ΩR3​ = 3 Ω+−V1​9 VR2​12 ΩAR4​8 ΩB

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R3 + R4 = 3 + 8 = 11 Ω
R2 ∥ 11 = 12·11/(12+11) = 5.739 Ω
Req = R1 + 5.739 = 3 + 5.739 = 8.739 Ω

Arus daripada sumber

Sumber hanya melihat Req, jadi hukum Ohm memberikan arus yang dibekalkannya. Arus itu mengalir melalui R₁.

IR1 = V1/Req = 9/8.739 = 1.03 A

Arus melalui R₂

Tolak susutan merentasi R₁ untuk mendapatkan voltan pada nod A, iaitu voltan merentasi R₂.

VA = V1 − IR1·R1 = 9 − 1.03·3 = 5.91 V
IR2 = VA/R2 = 5.91/12 = 0.4925 A

Jawapan

IR2 = 0.4925 A
8.Perintang bersiri & selari

Jawapan: IR2 = 0.4619 A

Perintang bersiri dan selari: dalam sambungan bersiri arus yang sama mengalir melalui setiap perintang dan R = R₁ + R₂ + …. Dalam sambungan selari setiap perintang mempunyai voltan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Rangkaian tangga dipermudahkan sepasang demi sepasang sehingga tinggal satu rintangan setara.

R1​ = 3 ΩR3​ = 3 ΩR5​ = 8 Ω+−V1​6 VR2​8 ΩAR4​30 ΩBR6​5 Ω

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R5 + R6 = 8 + 5 = 13 Ω
R4 ∥ 13 = 9.07 Ω
R3 + 9.07 = 12.07 Ω
R2 ∥ 12.07 = 4.811 Ω
Req = R1 + 4.811 = 3 + 4.811 = 7.811 Ω

Arus daripada sumber

Sumber hanya melihat Req, jadi hukum Ohm memberikan arus yang dibekalkannya. Arus itu mengalir melalui R₁.

IR1 = V1/Req = 6/7.811 = 0.7681 A

Arus melalui R₂

Tolak susutan merentasi R₁ untuk mendapatkan voltan pada nod A, iaitu voltan merentasi R₂.

VA = V1 − IR1·R1 = 6 − 0.7681·3 = 3.696 V
IR2 = VA/R2 = 3.696/8 = 0.4619 A

Jawapan

IR2 = 0.4619 A
9.Penukar DC-DC

Jawapan: IL = 57.6 A

Penukar DC-DC: suis S dihidupkan untuk pecahan D bagi setiap tempoh T = 1/f. Dalam keadaan mantap voltan purata induktor ialah sifar (imbangan volt-saat), yang memberikan nisbah penukaran unggul dalam pengaliran selanjar: buck Vo = D·Vin, boost Vo = Vin/(1 − D), buck-boost menyongsang |Vo| = Vin·D/(1 − D). Penukar unggul mengekalkan kuasa: Vin·Iin = Vo·Io. Semasa S hidup, arus induktor naik sebanyak ΔIL = VL·D·T/L, dengan VL = Vin − Vo untuk buck dan Vin untuk boost dan buck-boost. Riak output ialah ΔVo = ΔIL/(8fC) untuk buck dan Io·D/(fC) untuk boost dan buck-boost. Arus induktor hanya menyentuh sifar (sempadan CCM) apabila arus induktor purata sama dengan ΔIL/2.

Kitar tugas

D = 1 − 36/72 = 0.5

Arus beban

Io = 72/2.5 = 28.8 A

Arus induktor

IL = Io/(1 − D) = 28.8/0.5 = 57.6 A

Jawapan

IL = 57.6 A
10.Penukar DC-DC

Jawapan: ΔVo = 39.27 mV

Penukar DC-DC: suis S dihidupkan untuk pecahan D bagi setiap tempoh T = 1/f. Dalam keadaan mantap voltan purata induktor ialah sifar (imbangan volt-saat), yang memberikan nisbah penukaran unggul dalam pengaliran selanjar: buck Vo = D·Vin, boost Vo = Vin/(1 − D), buck-boost menyongsang |Vo| = Vin·D/(1 − D). Penukar unggul mengekalkan kuasa: Vin·Iin = Vo·Io. Semasa S hidup, arus induktor naik sebanyak ΔIL = VL·D·T/L, dengan VL = Vin − Vo untuk buck dan Vin untuk boost dan buck-boost. Riak output ialah ΔVo = ΔIL/(8fC) untuk buck dan Io·D/(fC) untuk boost dan buck-boost. Arus induktor hanya menyentuh sifar (sempadan CCM) apabila arus induktor purata sama dengan ΔIL/2.

Kitar tugas

D = 1 − 36/144 = 0.75

Arus beban

Io = 144/25 = 5.76 A

Riak output

ΔVo = 5.76·0.75/(500·10³·220·10⁻⁶) = 39.27 mV

Jawapan

ΔVo = 39.27 mV
11.Jambatan Wheatstone & tolok terikan

Jawapan: Rth = 102.8 Ω

Jambatan Wheatstone: dua pembahagi voltan berkongsi satu bekalan Vs. Pembahagi kiri R1–R2 memberikan Va = Vs·R2/(R1 + R2) dan pembahagi kanan R3–R4 memberikan Vb = Vs·R4/(R3 + R4); outputnya ialah Vab = Va − Vb. Jambatan seimbang (Vab = 0, tiada arus dalam meter) apabila R1/R2 = R3/R4, iaitu R1·R4 = R2·R3. Dilihat dari output, jambatan ialah sumber Thévenin dengan Rth = R1∥R2 + R3∥R4.

Bekalan dilitar pintaskan

R₁∥R₂ = 100·500/600 = 83.33 Ω
R₃∥R₄ = 800·20/820 = 19.51 Ω

Rintangan Thévenin

Rth = 102.8 Ω

Jawapan

Rth = 102.8 Ω
12.Jambatan Wheatstone & tolok terikan

Jawapan: Vo = 6 mV

Tolok terikan: tolok mengubah rintangannya dengan terikan: ΔR/R = GF·ε, dengan faktor tolok GF kira-kira 2 untuk kerajang logam. Dalam jambatan dengan semua lengan sama dengan R, satu tolok aktif (jambatan suku) memberikan Vo ≈ Vs·GF·ε/4. Dua tolok aktif dengan terikan bertentangan pada lengan bersebelahan (jambatan separuh) memberikan Vs·GF·ε/2, dan empat (jambatan penuh) memberikan Vs·GF·ε. Tegasan diperoleh daripada hukum Hooke, σ = E·ε. Sel beban menyatakan kepekaannya dalam mV/V: output pada beban penuh bagi setiap volt pengujaan.

Output skala penuh

1.5·5 = 7.5 mV

Output pada beban ini

Vo = 7.5·800/1000 = 6 mV

Jawapan

Vo = 6 mV
13.Logik digital: get, peta K & flip-flop

Jawapan: L = 3

Aljabar Boolean: peraturan yang memudahkan ungkapan ialah X + X′ = 1 dan X·X′ = 0, X + X = X, penyerapan X + X·Y = X, peraturan penggabungan X·Y + X·Y′ = X, X + X′Y = X + Y dan teorem konsensus XY + X′Z + YZ = XY + X′Z. Hukum De Morgan menukar (X·Y)′ kepada X′ + Y′ dan (X + Y)′ kepada X′·Y′. Peta Karnaugh menggunakan peraturan ini secara grafik: setiap kumpulan dua sel berjiran ialah satu penggunaan XY + XY′ = X.

Minterm ungkapan

A′B′ → m(0, 1)
B′C → m(1, 5)
A′BC → m(3)
B′C′ → m(0, 4)
ABC00011110011011130214150706

Kumpulkan dan baca

F = B′ + A′C

Kira literal

L = 3

Jawapan

L = 3
14.Logik digital: get, peta K & flip-flop

Jawapan: Q = 5

Flip-flop dan pembilang: flip-flop hanya berubah pada pinggir jam yang aktif. D menyalin inputnya (Q⁺ = D); T bertukar keadaan apabila T = 1; JK kekal untuk 00, set semula untuk 01, set untuk 10 dan bertukar keadaan untuk 11. Pembilang perduaan n-bit mempunyai 2ⁿ keadaan dan mengira modulo 2ⁿ; pembilang mod-N mengira 0, 1, …, N − 1 dan kembali ke 0, dan memerlukan flip-flop sebanyak n terkecil dengan 2ⁿ ≥ N. Setiap peringkat pembilang riak membahagi dua frekuensi, maka output terakhir pembilang mod-N berjalan pada fclk/N. Pembilang Johnson dengan n flip-flop mempunyai 2n keadaan, pembilang gelang n.

Keadaan selepas setiap pinggir

0111 → 0011 → 1001 → 0100 → 1010 → 0101 → 1010 → 0101

Nilai perpuluhan

0101₂ = 5

Jawapan

Q = 5

ExamProblems · examproblems.com/courses/electronics-1