Elektronik 1: pek ulang kaji kilat

Lembaran formula, langkah kaedah utama untuk setiap topik dan 14 soalan latihan, dengan penyelesaian penuh di bahagian belakang.

Soalan baharu Kembali ke kursus

Dalam tetingkap cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan pada peranti anda.

1Formula dan kaedah

Diod & transistor

Diod (susutan malar): V_D = 0.7 V when conducting
Kawasan aktif: V_BE = 0.7 V, I_C = β·I_B, I_E = (β + 1)·I_B
Pincang tetap: I_B = (V_CC − 0.7)/R_B
Pincang pembahagi: I_B = (V_TH − 0.7)/(R_TH + (β + 1)R_E)
Thévenin bagi pembahagi: V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂
Gelung pengumpul: V_CE = V_CC − I_CR_C − I_ER_E
Ketepuan: I_C(sat) = (V_CC − V_CE(sat))/R_C, I_B ≥ I_C(sat)/β

Litar op-amp

Penguat menyongsang: V_out = −(R_f/R_in)·V_in
Penguat tak menyongsang: V_out = (1 + R_f/R₁)·V_in
Penguat penambah: V_out = −R_f(V₁/R₁ + V₂/R₂)
Op-amp unggul: V₊ = V₋, I_in = 0

Fana RC & RL

Pemalar masa: τ = RC | τ = L/R
Sambutan: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ
Kapasitor pada AT: litar buka; v_C tidak boleh melompat
Induktor pada AT: litar pintas; i_L tidak boleh melompat
Mantap: t ≈ 5τ

Kaedah

Cari nilai awal sejurus selepas pensuisan: voltan kapasitor dan arus induktor tidak boleh melompat.
Cari nilai akhir lama selepas pensuisan: kapasitor bertindak sebagai litar buka, induktor sebagai litar pintas.
Cari pemalar masa: τ = RC atau τ = L/R, menggunakan rintangan yang dilihat oleh kapasitor atau induktor.
Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ.

Perintang bersiri & selari

Perintang bersiri: R_eq = R₁ + R₂ + …
Perintang selari: 1/R_eq = 1/R₁ + 1/R₂ + …
Dua secara selari: R_eq = R₁R₂ / (R₁ + R₂)
Hukum Ohm: V = I·R
Kuasa: P = V·I = I²R = V²/R

Kaedah

Mulakan di hujung rangkaian yang paling jauh daripada terminal.
Gabungkan perintang secara bersiri dengan menambahnya, dan perintang secara selari dengan 1/R = 1/R₁ + 1/R₂ + …
Lukis semula litar selepas setiap langkah.
Ulang sehingga tinggal satu perintang antara terminal.

Penukar DC-DC

Buck: V_o = D·V_in
Boost: V_o = V_in/(1 − D)
Buck-boost menyongsang: |V_o| = V_in·D/(1 − D)
Imbangan kuasa unggul: V_inI_in = V_oI_o
Riak induktor: ΔI_L = V_L,on·D/(L·f); buck V_in − V_o, boost and buck-boost V_in
Arus induktor purata: buck I_o; boost dan buck-boost I_o/(1 − D)
Riak output: buck ΔI_L/(8fC); boost dan buck-boost I_o·D/(fC)
Sempadan CCM: buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Kaedah

Kenal pasti penukar (buck, boost atau buck-boost) dan kitar tugas D daripada nisbah voltan.
Gunakan imbangan volt-saat pada induktor: voltan induktor purata sepanjang satu tempoh ialah sifar.
Cari voltan induktor semasa suis hidup, kemudian ΔI_L = V_L·D/(L·f).
Untuk riak output, cari cas yang mengalir masuk dan keluar kapasitor; untuk sempadan CCM, tetapkan arus induktor purata sama dengan ΔI_L/2.

Jambatan Wheatstone & tolok terikan

Voltan pembahagi: V_a = V_sR₂/(R₁ + R₂), V_b = V_sR₄/(R₃ + R₄)
Pengeluaran: V_ab = V_a − V_b
Imbangan: R₁/R₂ = R₃/R₄
Jambatan wayar gelongsor: R/R_x = l/(100 − l)
Rintangan Thévenin: R_th = R₁∥R₂ + R₃∥R₄
Faktor tolok: ΔR/R = GF·ε
Output jambatan: suku V_s·GF·ε/4, separuh V_s·GF·ε/2, penuh V_s·GF·ε
Perubahan kecil, satu lengan: V_ab ≈ V_s·ΔR/(4R)
Tegasan: σ = E·ε

Kaedah

Anggap jambatan sebagai dua pembahagi voltan merentasi bekalan yang sama.
Untuk keseimbangan, tetapkan R₁/R₂ = R₃/R₄ dan selesaikan untuk perintang yang tidak diketahui.
Untuk jambatan tak seimbang, cari V_a dan V_b daripada pembahagi dan tolakkannya; gunakan setara Thévenin apabila meter membebani output.
Untuk tolok terikan, tukarkan terikan kepada ΔR/R = GF·ε dan gunakan V_s·GF·ε/4, /2 atau ×1 bagi jambatan suku, separuh atau penuh.

Logik digital: get, peta K & flip-flop

Get asas: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Peraturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Susunan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kumpulan 2ᵏ sel: kehilangan k pemboleh ubah
Multipleks 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pembilang: n-bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pembilang riak: f_max = 1/(n·t_pd)
Pembilang gelang dan Johnson: n dan 2n keadaan

Kaedah

Untuk litar, bekerja dari input ke output satu get pada satu masa dan tulis nilai pada setiap wayar, atau tulis ungkapannya dan isi jadual kebenaran.
Untuk pemudahan, letakkan 1 (dan tidak peduli sebagai X) ke dalam peta Karnaugh dengan baris dan lajur kod Gray: 00, 01, 11, 10.
Liputi 1 dengan kumpulan sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8 atau 16 sel, menyambung melepasi tepi; setiap kumpulan ialah satu sebutan hasil darab yang terdiri daripada pemboleh ubah yang kekal malar. Kumpulkan 0 untuk bentuk POS.
Untuk flip-flop dan pembilang, baca input pada setiap pinggir jam yang aktif, tulis keadaan selepas setiap pinggir, dan ingat bahawa pembilang n-bit berpusing semula selepas 2ⁿ keadaan.

2Soalan latihan

1.Diod & transistorSederhana

Pengatur Zener 5.1 V disuap daripada 18 V melalui 270 Ω dan membekalkan beban 2200 Ω. Cari arus Zener I_Z.

V_in = 18 VV_Z = 5.1 VR = 270 ΩR_L = 2200 Ω

I_Z = mA

2.Diod & transistorSukar

Satu transistor NPN dengan β = 80 menyuis perintang beban 150 Ω yang disambung antara V_CC = 5 V dan pengumpulnya. Pemancar dibumikan. Tapak dipacu daripada keluaran logik 5 V melalui perintang tapak R_B = 4.7 kΩ. Ambil V_BE = 0.7 V dan V_CE(sat) = 0.2 V. Cari arus pengumpul I_C dalam mA apabila masukan tinggi. Tentukan dahulu sama ada transistor tepu.

V_CC = 5 VR_C = 150 Ωβ = 80V_in = 5 VV_BE = 0.7 VV_CE(sat) = 0.2 VR_B = 4.7 kΩ

I_C = mA

3.Litar op-ampSederhana

Pilih perintang suap balik R_f yang memberikan penguat tak menyongsang ini gandaan voltan 4.

R₁ = 10 kΩA_v = 4

R_f = kΩ

4.Litar op-ampSukar

Penguat penambah menggunakan op-amp unggul dengan bekalan ±15 V. Cari arus I_f melalui perintang suap balik, yang mengalir ke arah keluaran.

V₁ = 1.1 VV₂ = −1.2 VR₁ = 10 kΩR₂ = 100 kΩR_f = 10 kΩ

I_f = mA

5.Fana RC & RLSederhana

Sumber Vₛ mengecas kapasitor melalui R₁, dan R₂ disambung selari dengan C. Kapasitor tidak bercas apabila suis ditutup pada t = 0. Cari pemalar masa τ litar selepas suis ditutup.

V_s = 9 VR₁ = 2.2 kΩR₂ = 4.7 kΩC = 100 µF

τ = ms

6.Fana RC & RLSukar

Suis telah ditutup untuk masa yang lama, maka litar berada dalam keadaan mantap. Pada t = 0 suis dibuka. Cari voltan kapasitor v_C pada t = 500 ms.

V_s = 15 VR₁ = 1 kΩR₂ = 4.7 kΩC = 47 µFt = 500 ms

v_C = V

7.Perintang bersiri & selariSederhana

Cari rintangan setara R_eq yang dilihat oleh sumber V₁.

V₁ = 9 VR₁ = 10 ΩR₂ = 15 ΩR₃ = 3 ΩR₄ = 12 Ω

R_eq = Ω

8.Perintang bersiri & selariSukar

Cari arus I_R2 melalui R₂.

V₁ = 36 VR₁ = 8 ΩR₂ = 30 ΩR₃ = 15 ΩR₄ = 10 ΩR₅ = 30 ΩR₆ = 12 Ω

I_R2 = A

9.Penukar DC-DCSederhana

Penukar buck-boost menyongsang unggul menukar 36 V kepada −108 V pada 25 kHz dengan L = 330 µH. Cari arus riak puncak-ke-puncak induktor ΔI_L.

Vin = 36 VVo = −108 Vf = 25 kHzL = 330 µH

ΔI_L = A

10.Penukar DC-DCSukar

Penukar buck-boost unggul menukar 12 V kepada −4 V untuk beban 50 Ω pada 200 kHz. Kapasitor output ialah 100 µF. Cari riak voltan output puncak-ke-puncak ΔV_o dalam mV.

Vin = 12 VVo = −4 Vf = 200 kHzC = 100 µFR = 50 Ω

ΔV_o = mV

11.Jambatan Wheatstone & tolok terikanSederhana

Jambatan mempunyai empat lengan 330 Ω dan V_s = 2 V. Penderia R₂ bertambah sebanyak ΔR = 1.65 Ω. Dengan menggunakan penghampiran perubahan kecil, cari output V_ab dalam mV.

V_s = 2 VR = 330 ΩΔR = 1.65 Ω

V_ab = mV

12.Jambatan Wheatstone & tolok terikanSukar

Jambatan suku (satu tolok aktif, GF = 2) diujakan dengan 3 V. Terikan terbesar yang hendak diukur ialah 1500 µε, dan ia mesti memberikan 5 V pada input penukar analog-ke-digital. Cari gandaan penguat G.

V_s = 3 VGF = 2ε_max = 1500 µεV_FS = 5 V

G =

13.Logik digital: get, peta K & flip-flopSederhana

Gunakan peta Karnaugh untuk mencari bentuk hasil tambah hasil darab (SOP) minimum bagi F(A, B, C, D) = Σm(0, 3, 6, 8, 13, 14, 15). Berapa banyak sebutan hasil darab N yang ada padanya?

F(A, B, C, D) = Σm(0, 3, 6, 8, 13, 14, 15)

N =

14.Logik digital: get, peta K & flip-flopSukar

Cari bentuk SOP minimum bagi F(A, B, C, D) = Σm(0, 2, 5, 8, 9, 11, 12, 13, 14, 15) + d(4, 6, 7), dengan d menandakan keadaan tidak peduli. Berapa banyak literal L yang terkandung dalamnya?

F(A, B, C, D) = Σm(0, 2, 5, 8, 9, 11, 12, 13, 14, 15) + d(4, 6, 7)

L =

3Larutan

1.Diod & transistor

Jawapan: I_Z = 45.46 mA

Pengatur Zener: diod Zener pincang songsang mengekalkan voltannya V_Z selagi arusnya kekal di atas minimum I_Z,min. Perintang siri R menanggung beza antara input dan output: I_R = (V_in − V_Z)/R. Arus itu terbahagi antara beban, I_L = V_Z/R_L, dan Zener: I_Z = I_R − I_L. Reka untuk kes terburuk: input terendah dengan beban terbesar masih mesti meninggalkan I_Z,min, dan input tertinggi tanpa beban memberikan kuasa Zener terbesar P_Z = V_Z·I_Z.

Arus perintang

I_R = 12.9/270 = 47.78 mA

Arus beban

I_L = 5.1/2200 = 2.318 mA

Arus Zener

I_Z = 47.78 − 2.318 = 45.46 mA

Jawapan

I_Z = 45.46 mA

2.Diod & transistor

Jawapan: I_C = 32 mA

BJT sebagai suis: untuk menghidupkan beban sepenuhnya, transistor dipacu ke dalam ketepuan, di mana V_CE = V_CE(sat) dan arus pengumpul ditentukan oleh beban: I_C(sat) = (V_CC − V_CE(sat))/R_C. Ketepuan memerlukan sekurang-kurangnya I_B = I_C(sat)/β. Jika arus tapak lebih kecil, transistor kekal aktif dan I_C = β·I_B.

Arus tapak

I_B = (5 − 0.7)/4.7 kΩ = 914.9 µA

Tepu atau aktif?

β·I_B lebih besar daripada I_C(sat), jadi transistor tepu.

β·I_B = 73.19 mA

I_C(sat) = (5 − 0.2)/150 = 32 mA

Arus pengumpul

I_C = I_C(sat) = 32 mA

Jawapan

I_C = 32 mA

Transistor tepu.

3.Litar op-amp

Jawapan: R_f = 30 kΩ

Peraturan op-amp unggul: dengan suap balik negatif, op-amp memacu keluarannya supaya kedua-dua masukannya berada pada voltan yang sama (V₋ = V₊), dan tiada arus mengalir ke dalam mana-mana masukan. Menulis KCL pada masukan songsang dengan dua fakta ini memberikan keluaran.

Gandaan penguat tak menyongsang

V₋ = V₊ = V_in, dan arus melalui R₁ juga mengalir melalui R_f, jadi V_out = V_in·(1 + R_f/R₁).

A_v = 1 + R_f/R₁

R_f = (4 − 1)·10 = 30 kΩ

Jawapan

R_f = 30 kΩ

4.Litar op-amp

Jawapan: I_f = 0.098 mA

Arus masukan

V₋ = 0, jadi setiap perintang masukan mempunyai voltan masukan penuhnya merentasinya.

I₁ = V₁/R₁ = 1.1/10 = 0.11 mA

I₂ = V₂/R₂ = −1.2/100 = −0.012 mA

I_f = I₁ + I₂ = 0.098 mA

Jawapan

I_f = 0.098 mA

5.Fana RC & RL

Jawapan: τ = 149.9 ms

Fana peringkat pertama: dalam litar dengan satu kapasitor atau satu induktor, setiap voltan dan arus bergerak secara eksponen daripada nilai awalnya kepada nilai akhirnya: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ, dengan τ = RC atau τ = L/R. Selepas kira-kira 5τ litar telah mantap.

Setara Thévenin yang dilihat kapasitor

Pintaskan sumber untuk mencari R_th; buka kapasitor untuk mencari voltan yang akan dicapainya.

R_th = R₁ ∥ R₂ = 2.2·4.7/(2.2 + 4.7) = 1.499 kΩ

v_C(∞) = 9·4.7/(2.2 + 4.7) = 6.13 V

Pemalar masa

τ = R_th·C = 1.499·100 = 149.9 ms

Jawapan

τ = 149.9 ms

6.Fana RC & RL

Jawapan: v_C = 1.286 V

Voltan awal kapasitor

Dalam keadaan mantap kapasitor ialah litar terbuka, maka R₁ dan R₂ membentuk pembahagi voltan. Voltan kapasitor tidak boleh melompat apabila suis dibuka.

v_C(0) = 15·4.7/(1 + 4.7) = 12.37 V

Pemalar masa selepas suis dibuka

τ = R₂·C = 4.7·47 = 220.9 ms

Nyahcas

v_C(t) = 12.37·e^−500/220.9 = 1.286 V

Jawapan

v_C = 1.286 V

7.Perintang bersiri & selari

Jawapan: R_eq = 17.5 Ω

Perintang bersiri dan selari: dalam sambungan bersiri arus yang sama mengalir melalui setiap perintang dan R = R₁ + R₂ + …. Dalam sambungan selari setiap perintang mempunyai voltan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Rangkaian tangga dipermudahkan sepasang demi sepasang sehingga tinggal satu rintangan setara.

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₃ + R₄ = 3 + 12 = 15 Ω

R₂ ∥ 15 = 15·15/(15+15) = 7.5 Ω

R_eq = R₁ + 7.5 = 10 + 7.5 = 17.5 Ω

Jawapan

R_eq = 17.5 Ω

8.Perintang bersiri & selari

Jawapan: I_R2 = 0.7438 A

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₅ + R₆ = 30 + 12 = 42 Ω

R₄ ∥ 42 = 8.077 Ω

R₃ + 8.077 = 23.08 Ω

R₂ ∥ 23.08 = 13.04 Ω

R_eq = R₁ + 13.04 = 8 + 13.04 = 21.04 Ω

Arus daripada sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberikan arus yang dibekalkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 36/21.04 = 1.711 A

Arus melalui R₂

Tolak susutan merentasi R₁ untuk mendapatkan voltan pada nod A, iaitu voltan merentasi R₂.

V_A = V₁ − I_R1·R₁ = 36 − 1.711·8 = 22.31 V

I_R2 = V_A/R₂ = 22.31/30 = 0.7438 A

Jawapan

I_R2 = 0.7438 A

9.Penukar DC-DC

Jawapan: ΔI_L = 3.273 A

Penukar DC-DC: suis S dihidupkan untuk pecahan D bagi setiap tempoh T = 1/f. Dalam keadaan mantap voltan purata induktor ialah sifar (imbangan volt-saat), yang memberikan nisbah penukaran unggul dalam pengaliran selanjar: buck V_o = D·V_in, boost V_o = V_in/(1 − D), buck-boost menyongsang |V_o| = V_in·D/(1 − D). Penukar unggul mengekalkan kuasa: V_in·I_in = V_o·I_o. Semasa S hidup, arus induktor naik sebanyak ΔI_L = V_L·D·T/L, dengan V_L = V_in − V_o untuk buck dan V_in untuk boost dan buck-boost. Riak output ialah ΔV_o = ΔI_L/(8fC) untuk buck dan I_o·D/(fC) untuk boost dan buck-boost. Arus induktor hanya menyentuh sifar (sempadan CCM) apabila arus induktor purata sama dengan ΔI_L/2.

Kitar tugas

D = 108/(36 + 108) = 0.75

Voltan induktor semasa masa hidup

Semasa S hidup, induktor berada terus merentasi V_in.

V_L = 36 V

Arus riak

ΔI_L = V_L·D/(L·f) = 36·0.75/(330·10⁻⁶·25·10³) = 3.273 A

Jawapan

ΔI_L = 3.273 A

10.Penukar DC-DC

Jawapan: ΔV_o = 1 mV

Kitar tugas

D = 4/(12 + 4) = 0.25

Arus beban

I_o = 4/50 = 0.08 A

Riak output

ΔV_o = 0.08·0.25/(200·10³·100·10⁻⁶) = 1 mV

Jawapan

ΔV_o = 1 mV

11.Jambatan Wheatstone & tolok terikan

Jawapan: V_ab = 2.5 mV

Jambatan Wheatstone: dua pembahagi voltan berkongsi satu bekalan V_s. Pembahagi kiri R₁–R₂ memberikan V_a = V_s·R₂/(R₁ + R₂) dan pembahagi kanan R₃–R₄ memberikan V_b = V_s·R₄/(R₃ + R₄); outputnya ialah V_ab = V_a − V_b. Jambatan seimbang (V_ab = 0, tiada arus dalam meter) apabila R₁/R₂ = R₃/R₄, iaitu R₁·R₄ = R₂·R₃. Dilihat dari output, jambatan ialah sumber Thévenin dengan R_th = R₁∥R₂ + R₃∥R₄.

Perubahan relatif

ΔR/R = 1.65/330 = 0.005

Output terlinear

V_ab ≈ 2·0.005/4 = 2.5 mV

Jawapan

V_ab = 2.5 mV

Nilai tepatnya ialah 2.494 mV; penghampiran itu baik selagi ΔR/R kecil.

12.Jambatan Wheatstone & tolok terikan

Jawapan: G = 2222

Tolok terikan: tolok mengubah rintangannya dengan terikan: ΔR/R = GF·ε, dengan faktor tolok GF kira-kira 2 untuk kerajang logam. Dalam jambatan dengan semua lengan sama dengan R, satu tolok aktif (jambatan suku) memberikan V_o ≈ V_s·GF·ε/4. Dua tolok aktif dengan terikan bertentangan pada lengan bersebelahan (jambatan separuh) memberikan V_s·GF·ε/2, dan empat (jambatan penuh) memberikan V_s·GF·ε. Tegasan diperoleh daripada hukum Hooke, σ = E·ε. Sel beban menyatakan kepekaannya dalam mV/V: output pada beban penuh bagi setiap volt pengujaan.

Output jambatan pada skala penuh

V_o = 2.25 mV

Gandaan

G = 5/0.00225 = 2222

Jawapan

G = 2222

13.Logik digital: get, peta K & flip-flop

Jawapan: N = 4

Peta Karnaugh: sel disusun dalam kod Gray (00, 01, 11, 10), maka sel berjiran, termasuk yang merentasi tepi, berbeza pada tepat satu pemboleh ubah. Kumpulkan 1 dalam segi empat tepat berisi 1, 2, 4, 8 atau 16 sel, sebesar mungkin dan sesedikit mungkin, sehingga setiap 1 diliputi. Setiap kumpulan ialah satu sebutan hasil darab: pemboleh ubah yang kekal malar di dalamnya. Kumpulan 2ᵏ sel kehilangan k pemboleh ubah. Tidak peduli (X) boleh digunakan untuk membesarkan kumpulan tetapi tidak perlu diliputi. Mengumpulkan 0 pula memberi bentuk POS minimum.

Kumpulkan 1

Setiap kumpulan ialah segi empat tepat 2ᵏ sel; sel tepi berjiran dengan sel pada tepi bertentangan.

B′C′D′

BCD′

ABD

A′B′CD

Bentuk SOP minimum

F = B′C′D′ + BCD′ + ABD + A′B′CD

N = 4

Jawapan

N = 4

14.Logik digital: get, peta K & flip-flop

Jawapan: L = 7

Implikan perdana

Kumpulan terbesar yang boleh dibentuk daripada 1 dan X.

C′D′, B, A′D′, AD, AC′

Liputan minimum

F = C′D′ + B + A′D′ + AD

L = 7

Jawapan

L = 7

Terdapat pengumpulan lain yang sama saiz; ia mempunyai bilangan sebutan dan literal yang sama.

ExamProblems · examproblems.com/courses/electronics-1