Elektronik 1: pek ulang kaji kilat

Lembaran formula, langkah kaedah utama untuk setiap topik dan 14 soalan latihan, dengan penyelesaian penuh di bahagian belakang.

Soalan baharu Kembali ke kursus

Dalam tetingkap cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan pada peranti anda.

1Formula dan kaedah

Diod & transistor

Diod (susutan malar): V_D = 0.7 V when conducting
Kawasan aktif: V_BE = 0.7 V, I_C = β·I_B, I_E = (β + 1)·I_B
Pincang tetap: I_B = (V_CC − 0.7)/R_B
Pincang pembahagi: I_B = (V_TH − 0.7)/(R_TH + (β + 1)R_E)
Thévenin bagi pembahagi: V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂
Gelung pengumpul: V_CE = V_CC − I_CR_C − I_ER_E
Ketepuan: I_C(sat) = (V_CC − V_CE(sat))/R_C, I_B ≥ I_C(sat)/β

Litar op-amp

Penguat menyongsang: V_out = −(R_f/R_in)·V_in
Penguat tak menyongsang: V_out = (1 + R_f/R₁)·V_in
Penguat penambah: V_out = −R_f(V₁/R₁ + V₂/R₂)
Op-amp unggul: V₊ = V₋, I_in = 0

Fana RC & RL

Pemalar masa: τ = RC | τ = L/R
Sambutan: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ
Kapasitor pada AT: litar buka; v_C tidak boleh melompat
Induktor pada AT: litar pintas; i_L tidak boleh melompat
Mantap: t ≈ 5τ

Kaedah

Cari nilai awal sejurus selepas pensuisan: voltan kapasitor dan arus induktor tidak boleh melompat.
Cari nilai akhir lama selepas pensuisan: kapasitor bertindak sebagai litar buka, induktor sebagai litar pintas.
Cari pemalar masa: τ = RC atau τ = L/R, menggunakan rintangan yang dilihat oleh kapasitor atau induktor.
Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ.

Perintang bersiri & selari

Perintang bersiri: R_eq = R₁ + R₂ + …
Perintang selari: 1/R_eq = 1/R₁ + 1/R₂ + …
Dua secara selari: R_eq = R₁R₂ / (R₁ + R₂)
Hukum Ohm: V = I·R
Kuasa: P = V·I = I²R = V²/R

Kaedah

Mulakan di hujung rangkaian yang paling jauh daripada terminal.
Gabungkan perintang secara bersiri dengan menambahnya, dan perintang secara selari dengan 1/R = 1/R₁ + 1/R₂ + …
Lukis semula litar selepas setiap langkah.
Ulang sehingga tinggal satu perintang antara terminal.

Penukar DC-DC

Buck: V_o = D·V_in
Boost: V_o = V_in/(1 − D)
Buck-boost menyongsang: |V_o| = V_in·D/(1 − D)
Imbangan kuasa unggul: V_inI_in = V_oI_o
Riak induktor: ΔI_L = V_L,on·D/(L·f); buck V_in − V_o, boost and buck-boost V_in
Arus induktor purata: buck I_o; boost dan buck-boost I_o/(1 − D)
Riak output: buck ΔI_L/(8fC); boost dan buck-boost I_o·D/(fC)
Sempadan CCM: buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Kaedah

Kenal pasti penukar (buck, boost atau buck-boost) dan kitar tugas D daripada nisbah voltan.
Gunakan imbangan volt-saat pada induktor: voltan induktor purata sepanjang satu tempoh ialah sifar.
Cari voltan induktor semasa suis hidup, kemudian ΔI_L = V_L·D/(L·f).
Untuk riak output, cari cas yang mengalir masuk dan keluar kapasitor; untuk sempadan CCM, tetapkan arus induktor purata sama dengan ΔI_L/2.

Jambatan Wheatstone & tolok terikan

Voltan pembahagi: V_a = V_sR₂/(R₁ + R₂), V_b = V_sR₄/(R₃ + R₄)
Pengeluaran: V_ab = V_a − V_b
Imbangan: R₁/R₂ = R₃/R₄
Jambatan wayar gelongsor: R/R_x = l/(100 − l)
Rintangan Thévenin: R_th = R₁∥R₂ + R₃∥R₄
Faktor tolok: ΔR/R = GF·ε
Output jambatan: suku V_s·GF·ε/4, separuh V_s·GF·ε/2, penuh V_s·GF·ε
Perubahan kecil, satu lengan: V_ab ≈ V_s·ΔR/(4R)
Tegasan: σ = E·ε

Kaedah

Anggap jambatan sebagai dua pembahagi voltan merentasi bekalan yang sama.
Untuk keseimbangan, tetapkan R₁/R₂ = R₃/R₄ dan selesaikan untuk perintang yang tidak diketahui.
Untuk jambatan tak seimbang, cari V_a dan V_b daripada pembahagi dan tolakkannya; gunakan setara Thévenin apabila meter membebani output.
Untuk tolok terikan, tukarkan terikan kepada ΔR/R = GF·ε dan gunakan V_s·GF·ε/4, /2 atau ×1 bagi jambatan suku, separuh atau penuh.

Logik digital: get, peta K & flip-flop

Get asas: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Peraturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Susunan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kumpulan 2ᵏ sel: kehilangan k pemboleh ubah
Multipleks 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pembilang: n-bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pembilang riak: f_max = 1/(n·t_pd)
Pembilang gelang dan Johnson: n dan 2n keadaan

Kaedah

Untuk litar, bekerja dari input ke output satu get pada satu masa dan tulis nilai pada setiap wayar, atau tulis ungkapannya dan isi jadual kebenaran.
Untuk pemudahan, letakkan 1 (dan tidak peduli sebagai X) ke dalam peta Karnaugh dengan baris dan lajur kod Gray: 00, 01, 11, 10.
Liputi 1 dengan kumpulan sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8 atau 16 sel, menyambung melepasi tepi; setiap kumpulan ialah satu sebutan hasil darab yang terdiri daripada pemboleh ubah yang kekal malar. Kumpulkan 0 untuk bentuk POS.
Untuk flip-flop dan pembilang, baca input pada setiap pinggir jam yang aktif, tulis keadaan selepas setiap pinggir, dan ingat bahawa pembilang n-bit berpusing semula selepas 2ⁿ keadaan.

2Soalan latihan

1.Diod & transistorSederhana

Satu transistor NPN dengan β = 120 mempunyai pincang pembahagi voltan daripada V_CC = 20 V: R₁ = 82 kΩ dari V_CC ke tapak dan R₂ = 12 kΩ dari tapak ke bumi. Perintang pengumpul ialah R_C = 2.2 kΩ dan perintang pemancar ialah R_E = 1.2 kΩ. Ambil V_BE = 0.7 V dan gunakan setara Thévenin bagi pembahagi (jangan abaikan arus tapak). Cari voltan pengumpul–pemancar V_CE.

V_CC = 20 VR₁ = 82 kΩR₂ = 12 kΩR_C = 2.2 kΩR_E = 1.2 kΩβ = 120

V_CE = V

2.Diod & transistorSukar

Satu transistor NPN dengan β = 50 menyuis perintang beban 680 Ω yang disambung antara V_CC = 9 V dan pengumpulnya. Pemancar dibumikan. Tapak dipacu daripada keluaran logik 3.3 V melalui perintang tapak R_B = 220 kΩ. Ambil V_BE = 0.7 V dan V_CE(sat) = 0.2 V. Cari arus pengumpul I_C dalam mA apabila masukan tinggi. Tentukan dahulu sama ada transistor tepu.

V_CC = 9 VR_C = 680 Ωβ = 50V_in = 3.3 VV_BE = 0.7 VV_CE(sat) = 0.2 VR_B = 220 kΩ

I_C = mA

3.Litar op-ampSederhana

Op-amp adalah unggul dan beroperasi daripada bekalan ±15 V. Cari voltan keluaran V_out.

V_in = −0.1 VR₁ = 4.7 kΩR_f = 47 kΩ

V_out = V

4.Litar op-ampSukar

Penguat penambah menggunakan op-amp unggul dengan bekalan ±15 V. Cari voltan keluaran V_out.

V₁ = −0.6 VV₂ = −1.2 VR₁ = 47 kΩR₂ = 4.7 kΩR_f = 47 kΩ

V_out = V

5.Fana RC & RLSederhana

Induktor tidak membawa arus sebelum suis ditutup pada t = 0. Cari tenaga W(∞) yang tersimpan dalam induktor setelah litar menjadi mantap, dalam mJ.

V_s = 15 VR = 22 ΩL = 22 mH

W(∞) = mJ

6.Fana RC & RLSukar

Sejurus sebelum suis ditutup pada t = 0, kapasitor menyimpan 18 V dengan polariti seperti yang ditunjukkan. Berapa lama masa yang diambil untuk v_C mencapai 16.5 V? Cari t.

V_s = 15 VR = 4.7 kΩC = 10 µFv_C(0) = 18 V

t = ms

7.Perintang bersiri & selariSederhana

Cari rintangan setara R_eq yang dilihat oleh sumber V₁.

V₁ = 24 VR₁ = 15 ΩR₂ = 15 ΩR₃ = 15 ΩR₄ = 6 Ω

R_eq = Ω

8.Perintang bersiri & selariSukar

Cari rintangan setara R_eq yang dilihat oleh sumber V₁.

V₁ = 12 VR₁ = 20 ΩR₂ = 25 ΩR₃ = 3 ΩR₄ = 4 ΩR₅ = 10 ΩR₆ = 4 Ω

R_eq = Ω

9.Penukar DC-DCSederhana

Penukar boost unggul menukar 12 V kepada 30 V pada 20 kHz dengan L = 330 µH. Cari arus riak puncak-ke-puncak induktor ΔI_L.

Vin = 12 VVo = 30 Vf = 20 kHzL = 330 µH

ΔI_L = A

10.Penukar DC-DCSukar

Penukar buck menukar 15 V kepada 7.5 V pada 40 kHz dengan L = 68 µH. Cari arus beban terkecil I_o,min yang mengekalkan pengaliran selanjar.

Vin = 15 VVo = 7.5 Vf = 40 kHzL = 68 µH

I_o,min = A

11.Jambatan Wheatstone & tolok terikanSederhana

Cari rintangan Thévenin R_th bagi jambatan yang ditunjukkan, dilihat dari terminal output a dan b.

V_s = 10 VR₁ = 600 ΩR₂ = 250 ΩR₃ = 800 ΩR₄ = 20 Ω

R_th = Ω

12.Jambatan Wheatstone & tolok terikanSukar

Jambatan dengan lengan 1000 Ω diujakan dengan 10 V dan mempunyai dua tolok aktif pada lengan bersebelahan, satu dalam tegangan dan satu dalam mampatan (jambatan separuh). Faktor tolok ialah 2.12 dan terikan ialah 1000 µε. Cari output jambatan V_o dalam mV.

V_s = 10 VGF = 2.12ε = 1000 µε

V_o = mV

13.Logik digital: get, peta K & flip-flopSederhana

Gunakan peta Karnaugh untuk mencari bentuk hasil tambah hasil darab (SOP) minimum bagi F(A, B, C) = Σm(1, 3, 4, 6, 7). Berapa banyak literal L yang terkandung dalamnya secara keseluruhan (pemboleh ubah berperdana dikira satu literal)?

F(A, B, C) = Σm(1, 3, 4, 6, 7)

L =

14.Logik digital: get, peta K & flip-flopSukar

Flip-flop D dicetus pinggir positif bermula dengan Q = 0 dan menerima input yang ditunjukkan pada 8 pinggir jam menaik. Berapa kali N Q berubah keadaan?

Q₀ = 0D

N =

3Larutan

1.Diod & transistor

Jawapan: V_CE = 15.13 V

Titik pincang BJT: dalam kawasan aktif V_BE = 0.7 V, I_C = β·I_B dan I_E = (β + 1)·I_B. Cari I_B daripada gelung tapak dengan KVL, kemudian I_C, kemudian V_CE daripada gelung pengumpul–pemancar. Pembahagi voltan pada tapak digantikan dengan setara Thévenin V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂; perintang pemancar kelihatan (β + 1) kali lebih besar dalam gelung tapak.

Setara Thévenin bagi pembahagi

V_TH = 20·12/(82 + 12) = 2.553 V

R_TH = 82·12/(82 + 12) = 10.47 kΩ

Arus tapak

KVL mengelilingi gelung tapak; arus pemancar ialah (β + 1)·I_B.

I_B = (2.553 − 0.7)/(10.47 + 121·1.2) = 11.9 µA

Arus pengumpul

I_C = 120·11.9 µA = 1.429 mA

I_E = 121·11.9 µA = 1.44 mA

Voltan pengumpul–pemancar

V_CE = 20 − 1.429·2.2 − 1.44·1.2 = 15.13 V

Jawapan

V_CE = 15.13 V

2.Diod & transistor

Jawapan: I_C = 0.5909 mA

BJT sebagai suis: untuk menghidupkan beban sepenuhnya, transistor dipacu ke dalam ketepuan, di mana V_CE = V_CE(sat) dan arus pengumpul ditentukan oleh beban: I_C(sat) = (V_CC − V_CE(sat))/R_C. Ketepuan memerlukan sekurang-kurangnya I_B = I_C(sat)/β. Jika arus tapak lebih kecil, transistor kekal aktif dan I_C = β·I_B.

Arus tapak

I_B = (3.3 − 0.7)/220 kΩ = 11.82 µA

Tepu atau aktif?

β·I_B lebih kecil daripada I_C(sat), jadi transistor kekal aktif.

β·I_B = 0.5909 mA

I_C(sat) = (9 − 0.2)/680 = 12.94 mA

Arus pengumpul

I_C = β·I_B = 0.5909 mA

Jawapan

I_C = 0.5909 mA

Transistor aktif, jadi beban tidak dihidupkan sepenuhnya.

3.Litar op-amp

Jawapan: V_out = −1.1 V

Peraturan op-amp unggul: dengan suap balik negatif, op-amp memacu keluarannya supaya kedua-dua masukannya berada pada voltan yang sama (V₋ = V₊), dan tiada arus mengalir ke dalam mana-mana masukan. Menulis KCL pada masukan songsang dengan dua fakta ini memberikan keluaran.

Masukan songsang mengikut masukan

V₋ = V₊ = −0.1 V

I = V₋/R₁ = −0.1/4.7 = −0.02128 mA

Voltan keluaran

Arus melalui R₁ juga mengalir melalui R_f.

V_out = V₋ + I·R_f = −0.1 + (−0.02128)·47 = −1.1 V

Jawapan

V_out = −1.1 V

4.Litar op-amp

Jawapan: V_out = 12.6 V

Arus masukan

V₋ = 0, jadi setiap perintang masukan mempunyai voltan masukan penuhnya merentasinya.

I₁ = V₁/R₁ = −0.6/47 = −0.01277 mA

I₂ = V₂/R₂ = −1.2/4.7 = −0.2553 mA

I_f = I₁ + I₂ = −0.2681 mA

Voltan keluaran

V_out = −R_f·I_f = −47·(−0.2681) = 12.6 V

Jawapan

V_out = 12.6 V

5.Fana RC & RL

Jawapan: W(∞) = 5.114 mJ

Fana peringkat pertama: dalam litar dengan satu kapasitor atau satu induktor, setiap voltan dan arus bergerak secara eksponen daripada nilai awalnya kepada nilai akhirnya: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ, dengan τ = RC atau τ = L/R. Selepas kira-kira 5τ litar telah mantap.

Pemalar masa dan arus akhir

Lama selepas suis ditutup, induktor berkelakuan seperti litar pintas, jadi arus akhir ditentukan oleh R sahaja.

τ = L/R = 22 mH / 22 Ω = 1 ms

i(∞) = V_s/R = 15/22 = 0.6818 A

Tenaga tersimpan

W(∞) = ½·L·i(∞)² = ½·22·0.6818² = 5.114 mJ

Jawapan

W(∞) = 5.114 mJ

6.Fana RC & RL

Jawapan: t = 32.58 ms

Nilai awal, nilai akhir, pemalar masa

Voltan kapasitor tidak boleh melompat, jadi ia bermula pada nilai yang tersimpan dan menuju ke voltan sumber.

v_C(0) = 18 V, v_C(∞) = V_s = 15 V

τ = R·C = 4.7 kΩ · 10 µF = 47 ms

v_C(t) = 15 + (18 − 15)·e^−t/τ

Selesaikan untuk masa

16.5 = 15 + (3)·e^−t/τ → e^−t/τ = (16.5 − 15)/(18 − 15) = 0.5

t = τ·ln((18 − 15)/(16.5 − 15)) = 47·ln(2) = 32.58 ms

Jawapan

t = 32.58 ms

7.Perintang bersiri & selari

Jawapan: R_eq = 23.75 Ω

Perintang bersiri dan selari: dalam sambungan bersiri arus yang sama mengalir melalui setiap perintang dan R = R₁ + R₂ + …. Dalam sambungan selari setiap perintang mempunyai voltan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Rangkaian tangga dipermudahkan sepasang demi sepasang sehingga tinggal satu rintangan setara.

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₃ + R₄ = 15 + 6 = 21 Ω

R₂ ∥ 21 = 15·21/(15+21) = 8.75 Ω

R_eq = R₁ + 8.75 = 15 + 8.75 = 23.75 Ω

Jawapan

R_eq = 23.75 Ω

8.Perintang bersiri & selari

Jawapan: R_eq = 24.91 Ω

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₅ + R₆ = 10 + 4 = 14 Ω

R₄ ∥ 14 = 3.111 Ω

R₃ + 3.111 = 6.111 Ω

R₂ ∥ 6.111 = 4.911 Ω

R_eq = R₁ + 4.911 = 20 + 4.911 = 24.91 Ω

Jawapan

R_eq = 24.91 Ω

9.Penukar DC-DC

Jawapan: ΔI_L = 1.091 A

Penukar DC-DC: suis S dihidupkan untuk pecahan D bagi setiap tempoh T = 1/f. Dalam keadaan mantap voltan purata induktor ialah sifar (imbangan volt-saat), yang memberikan nisbah penukaran unggul dalam pengaliran selanjar: buck V_o = D·V_in, boost V_o = V_in/(1 − D), buck-boost menyongsang |V_o| = V_in·D/(1 − D). Penukar unggul mengekalkan kuasa: V_in·I_in = V_o·I_o. Semasa S hidup, arus induktor naik sebanyak ΔI_L = V_L·D·T/L, dengan V_L = V_in − V_o untuk buck dan V_in untuk boost dan buck-boost. Riak output ialah ΔV_o = ΔI_L/(8fC) untuk buck dan I_o·D/(fC) untuk boost dan buck-boost. Arus induktor hanya menyentuh sifar (sempadan CCM) apabila arus induktor purata sama dengan ΔI_L/2.

Kitar tugas

D = 1 − 12/30 = 0.6

Voltan induktor semasa masa hidup

Semasa S hidup, induktor berada terus merentasi V_in.

V_L = 12 V

Arus riak

ΔI_L = V_L·D/(L·f) = 12·0.6/(330·10⁻⁶·20·10³) = 1.091 A

Jawapan

ΔI_L = 1.091 A

10.Penukar DC-DC

Jawapan: I_o,min = 0.6893 A

Kitar tugas

D = 7.5/15 = 0.5

Arus riak

ΔI_L = 7.5·0.5/(68·10⁻⁶·40·10³) = 1.379 A

Arus beban sempadan

I_o,min = ΔI_L/2 = 0.6893 A

Jawapan

I_o,min = 0.6893 A

Di bawah arus ini penukar memasuki pengaliran tak selanjar dan V_o meningkat melebihi D·V_in.

11.Jambatan Wheatstone & tolok terikan

Jawapan: R_th = 196 Ω

Jambatan Wheatstone: dua pembahagi voltan berkongsi satu bekalan V_s. Pembahagi kiri R₁–R₂ memberikan V_a = V_s·R₂/(R₁ + R₂) dan pembahagi kanan R₃–R₄ memberikan V_b = V_s·R₄/(R₃ + R₄); outputnya ialah V_ab = V_a − V_b. Jambatan seimbang (V_ab = 0, tiada arus dalam meter) apabila R₁/R₂ = R₃/R₄, iaitu R₁·R₄ = R₂·R₃. Dilihat dari output, jambatan ialah sumber Thévenin dengan R_th = R₁∥R₂ + R₃∥R₄.

Bekalan dilitar pintaskan

R₁∥R₂ = 600·250/850 = 176.5 Ω

R₃∥R₄ = 800·20/820 = 19.51 Ω

Rintangan Thévenin

R_th = 196 Ω

Jawapan

R_th = 196 Ω

12.Jambatan Wheatstone & tolok terikan

Jawapan: V_o = 10.6 mV

Tolok terikan: tolok mengubah rintangannya dengan terikan: ΔR/R = GF·ε, dengan faktor tolok GF kira-kira 2 untuk kerajang logam. Dalam jambatan dengan semua lengan sama dengan R, satu tolok aktif (jambatan suku) memberikan V_o ≈ V_s·GF·ε/4. Dua tolok aktif dengan terikan bertentangan pada lengan bersebelahan (jambatan separuh) memberikan V_s·GF·ε/2, dan empat (jambatan penuh) memberikan V_s·GF·ε. Tegasan diperoleh daripada hukum Hooke, σ = E·ε. Sel beban menyatakan kepekaannya dalam mV/V: output pada beban penuh bagi setiap volt pengujaan.

Perubahan rintangan relatif

ΔR/R = 2.12·1000·10⁻⁶ = 0.00212

Output jambatan

V_o = V_s·GF·ε/2 = 10·0.00212/2 = 10.6 mV

Jawapan

V_o = 10.6 mV

13.Logik digital: get, peta K & flip-flop

Jawapan: L = 6

Peta Karnaugh: sel disusun dalam kod Gray (00, 01, 11, 10), maka sel berjiran, termasuk yang merentasi tepi, berbeza pada tepat satu pemboleh ubah. Kumpulkan 1 dalam segi empat tepat berisi 1, 2, 4, 8 atau 16 sel, sebesar mungkin dan sesedikit mungkin, sehingga setiap 1 diliputi. Setiap kumpulan ialah satu sebutan hasil darab: pemboleh ubah yang kekal malar di dalamnya. Kumpulan 2ᵏ sel kehilangan k pemboleh ubah. Tidak peduli (X) boleh digunakan untuk membesarkan kumpulan tetapi tidak perlu diliputi. Mengumpulkan 0 pula memberi bentuk POS minimum.

Kumpulkan 1

Setiap kumpulan ialah segi empat tepat 2ᵏ sel; sel tepi berjiran dengan sel pada tepi bertentangan.

A′C

AC′

Bentuk SOP minimum

F = BC + A′C + AC′

L = 6

Jawapan

L = 6

Terdapat pengumpulan lain yang sama saiz; ia mempunyai bilangan sebutan dan literal yang sama.

14.Logik digital: get, peta K & flip-flop

Jawapan: N = 2

Flip-flop dan pembilang: flip-flop hanya berubah pada pinggir jam yang aktif. D menyalin inputnya (Q⁺ = D); T bertukar keadaan apabila T = 1; JK kekal untuk 00, set semula untuk 01, set untuk 10 dan bertukar keadaan untuk 11. Pembilang perduaan n-bit mempunyai 2ⁿ keadaan dan mengira modulo 2ⁿ; pembilang mod-N mengira 0, 1, …, N − 1 dan kembali ke 0, dan memerlukan flip-flop sebanyak n terkecil dengan 2ⁿ ≥ N. Setiap peringkat pembilang riak membahagi dua frekuensi, maka output terakhir pembilang mod-N berjalan pada f_clk/N. Pembilang Johnson dengan n flip-flop mempunyai 2n keadaan, pembilang gelang n.

Q selepas setiap pinggir

Flip-flop D menyalin D pada setiap pinggir menaik: Q⁺ = D.

1: D = 0 → Q = 0

2: D = 1 → Q = 1

3: D = 1 → Q = 1

4: D = 1 → Q = 1

5: D = 1 → Q = 1

6: D = 1 → Q = 1

7: D = 1 → Q = 1

8: D = 0 → Q = 0

Kira perubahan

0 → 0 → 1 → 1 → 1 → 1 → 1 → 1 → 0

N = 2

Jawapan

N = 2

ExamProblems · examproblems.com/courses/electronics-1