Elektronik 1: pek ulang kaji kilat

Lembaran formula, langkah kaedah utama untuk setiap topik dan 14 soalan latihan, dengan penyelesaian penuh di bahagian belakang.

Soalan baharu Kembali ke kursus

Dalam tetingkap cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan pada peranti anda.

1Formula dan kaedah

Diod & transistor

Diod (susutan malar): V_D = 0.7 V when conducting
Kawasan aktif: V_BE = 0.7 V, I_C = β·I_B, I_E = (β + 1)·I_B
Pincang tetap: I_B = (V_CC − 0.7)/R_B
Pincang pembahagi: I_B = (V_TH − 0.7)/(R_TH + (β + 1)R_E)
Thévenin bagi pembahagi: V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂
Gelung pengumpul: V_CE = V_CC − I_CR_C − I_ER_E
Ketepuan: I_C(sat) = (V_CC − V_CE(sat))/R_C, I_B ≥ I_C(sat)/β

Litar op-amp

Penguat menyongsang: V_out = −(R_f/R_in)·V_in
Penguat tak menyongsang: V_out = (1 + R_f/R₁)·V_in
Penguat penambah: V_out = −R_f(V₁/R₁ + V₂/R₂)
Op-amp unggul: V₊ = V₋, I_in = 0

Fana RC & RL

Pemalar masa: τ = RC | τ = L/R
Sambutan: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ
Kapasitor pada AT: litar buka; v_C tidak boleh melompat
Induktor pada AT: litar pintas; i_L tidak boleh melompat
Mantap: t ≈ 5τ

Kaedah

Cari nilai awal sejurus selepas pensuisan: voltan kapasitor dan arus induktor tidak boleh melompat.
Cari nilai akhir lama selepas pensuisan: kapasitor bertindak sebagai litar buka, induktor sebagai litar pintas.
Cari pemalar masa: τ = RC atau τ = L/R, menggunakan rintangan yang dilihat oleh kapasitor atau induktor.
Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ.

Perintang bersiri & selari

Perintang bersiri: R_eq = R₁ + R₂ + …
Perintang selari: 1/R_eq = 1/R₁ + 1/R₂ + …
Dua secara selari: R_eq = R₁R₂ / (R₁ + R₂)
Hukum Ohm: V = I·R
Kuasa: P = V·I = I²R = V²/R

Kaedah

Mulakan di hujung rangkaian yang paling jauh daripada terminal.
Gabungkan perintang secara bersiri dengan menambahnya, dan perintang secara selari dengan 1/R = 1/R₁ + 1/R₂ + …
Lukis semula litar selepas setiap langkah.
Ulang sehingga tinggal satu perintang antara terminal.

Penukar DC-DC

Buck: V_o = D·V_in
Boost: V_o = V_in/(1 − D)
Buck-boost menyongsang: |V_o| = V_in·D/(1 − D)
Imbangan kuasa unggul: V_inI_in = V_oI_o
Riak induktor: ΔI_L = V_L,on·D/(L·f); buck V_in − V_o, boost and buck-boost V_in
Arus induktor purata: buck I_o; boost dan buck-boost I_o/(1 − D)
Riak output: buck ΔI_L/(8fC); boost dan buck-boost I_o·D/(fC)
Sempadan CCM: buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Kaedah

Kenal pasti penukar (buck, boost atau buck-boost) dan kitar tugas D daripada nisbah voltan.
Gunakan imbangan volt-saat pada induktor: voltan induktor purata sepanjang satu tempoh ialah sifar.
Cari voltan induktor semasa suis hidup, kemudian ΔI_L = V_L·D/(L·f).
Untuk riak output, cari cas yang mengalir masuk dan keluar kapasitor; untuk sempadan CCM, tetapkan arus induktor purata sama dengan ΔI_L/2.

Jambatan Wheatstone & tolok terikan

Voltan pembahagi: V_a = V_sR₂/(R₁ + R₂), V_b = V_sR₄/(R₃ + R₄)
Pengeluaran: V_ab = V_a − V_b
Imbangan: R₁/R₂ = R₃/R₄
Jambatan wayar gelongsor: R/R_x = l/(100 − l)
Rintangan Thévenin: R_th = R₁∥R₂ + R₃∥R₄
Faktor tolok: ΔR/R = GF·ε
Output jambatan: suku V_s·GF·ε/4, separuh V_s·GF·ε/2, penuh V_s·GF·ε
Perubahan kecil, satu lengan: V_ab ≈ V_s·ΔR/(4R)
Tegasan: σ = E·ε

Kaedah

Anggap jambatan sebagai dua pembahagi voltan merentasi bekalan yang sama.
Untuk keseimbangan, tetapkan R₁/R₂ = R₃/R₄ dan selesaikan untuk perintang yang tidak diketahui.
Untuk jambatan tak seimbang, cari V_a dan V_b daripada pembahagi dan tolakkannya; gunakan setara Thévenin apabila meter membebani output.
Untuk tolok terikan, tukarkan terikan kepada ΔR/R = GF·ε dan gunakan V_s·GF·ε/4, /2 atau ×1 bagi jambatan suku, separuh atau penuh.

Logik digital: get, peta K & flip-flop

Get asas: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Peraturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Susunan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kumpulan 2ᵏ sel: kehilangan k pemboleh ubah
Multipleks 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pembilang: n-bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pembilang riak: f_max = 1/(n·t_pd)
Pembilang gelang dan Johnson: n dan 2n keadaan

Kaedah

Untuk litar, bekerja dari input ke output satu get pada satu masa dan tulis nilai pada setiap wayar, atau tulis ungkapannya dan isi jadual kebenaran.
Untuk pemudahan, letakkan 1 (dan tidak peduli sebagai X) ke dalam peta Karnaugh dengan baris dan lajur kod Gray: 00, 01, 11, 10.
Liputi 1 dengan kumpulan sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8 atau 16 sel, menyambung melepasi tepi; setiap kumpulan ialah satu sebutan hasil darab yang terdiri daripada pemboleh ubah yang kekal malar. Kumpulkan 0 untuk bentuk POS.
Untuk flip-flop dan pembilang, baca input pada setiap pinggir jam yang aktif, tulis keadaan selepas setiap pinggir, dan ingat bahawa pembilang n-bit berpusing semula selepas 2ⁿ keadaan.

2Soalan latihan

1.Diod & transistorSederhana

Satu transistor NPN dengan β = 100 dipincang oleh perintang tapak R_B = 390 kΩ daripada bekalan V_CC = 9 V. Perintang pengumpul ialah R_C = 1.2 kΩ dan pemancar dibumikan. Ambil V_BE = 0.7 V dan andaikan transistor berada dalam kawasan aktif. Cari arus pengumpul I_C dalam mA.

V_CC = 9 VR_B = 390 kΩR_C = 1.2 kΩβ = 100V_BE = 0.7 V

I_C = mA

2.Diod & transistorSukar

Pengatur Zener 5.6 V mesti membekalkan sehingga 20 mA kepada beban. Input boleh turun kepada 20 V, dan Zener memerlukan sekurang-kurangnya 5 mA untuk mengatur. Cari rintangan siri terbesar R_max yang mengekalkannya mengatur.

V_in,min = 20 VV_Z = 5.6 VI_L,max = 20 mAI_Z,min = 5 mA

R_max = Ω

3.Litar op-ampSederhana

Penguat pembeza menggunakan op-amp unggul dengan bekalan ±15 V, dengan R₃ = R₁ dan R₄ = R₂. Cari voltan V₋ pada masukan menyongsang.

V₁ = 2.2 VV₂ = 0.2 VR₁ = R₃ = 1 kΩR₂ = R₄ = 4.7 kΩ

V₋ = V

4.Litar op-ampSukar

Op-amp adalah unggul dan beroperasi daripada bekalan ±15 V. Nisbah perintang tidak sepadan. Cari voltan keluaran V_out.

V₁ = −1 VV₂ = −1 VR₁ = 22 kΩR₂ = 100 kΩR₃ = 2 kΩR₄ = 2 kΩ

V_out = V

5.Fana RC & RLSederhana

Induktor tidak membawa arus sebelum suis ditutup pada t = 0. Cari voltan v_L merentasi induktor pada t = 1 ms.

V_s = 20 VR = 100 ΩL = 22 mHt = 1 ms

v_L = V

6.Fana RC & RLSukar

Sejurus sebelum suis ditutup pada t = 0, kapasitor menyimpan 3 V dengan polariti seperti yang ditunjukkan. Cari voltan kapasitor v_C pada t = 500 ms.

V_s = 20 VR = 10 kΩC = 68 µFv_C(0) = 3 Vt = 500 ms

v_C = V

7.Perintang bersiri & selariSederhana

Cari arus I_R2 melalui R₂.

V₁ = 30 VR₁ = 6 ΩR₂ = 3 ΩR₃ = 12 ΩR₄ = 5 Ω

I_R2 = A

8.Perintang bersiri & selariSukar

Cari rintangan setara R_eq yang dilihat oleh sumber V₁.

V₁ = 24 VR₁ = 12 ΩR₂ = 6 ΩR₃ = 3 ΩR₄ = 2 ΩR₅ = 20 ΩR₆ = 25 Ω

R_eq = Ω

9.Penukar DC-DCSederhana

Penukar boost unggul menukar 12 V kepada 20 V untuk beban 15 Ω. Cari arus induktor purata I_L.

Vin = 12 VVo = 20 VR = 15 Ω

I_L = A

10.Penukar DC-DCSukar

Penukar buck menukar 36 V kepada 9 V pada 200 kHz dengan L = 100 µH. Cari arus beban terkecil I_o,min yang mengekalkan pengaliran selanjar.

Vin = 36 VVo = 9 Vf = 200 kHzL = 100 µH

I_o,min = A

11.Jambatan Wheatstone & tolok terikanSederhana

Jambatan dengan empat lengan 400 Ω dibekalkan dengan 10 V. Apabila penderia R₂ berubah, output menunjukkan V_ab = 49.5 mV. Cari perubahan tepat ΔR bagi R₂.

V_s = 10 VR = 400 ΩV_ab = 49.5 mV

ΔR = Ω

12.Jambatan Wheatstone & tolok terikanSukar

Jambatan dengan lengan 350 Ω diujakan dengan 5 V dan mempunyai empat tolok aktif, dua dalam tegangan dan dua dalam mampatan (jambatan penuh). Faktor tolok ialah 2.05 dan terikan ialah 500 µε. Cari output jambatan V_o dalam mV.

V_s = 5 VGF = 2.05ε = 500 µε

V_o = mV

13.Logik digital: get, peta K & flip-flopSederhana

Permudahkan F = A′BC + A′B′C′ + AB′ kepada bentuk hasil tambah hasil darab minimum. Berapa banyak literal L yang terkandung dalam ungkapan yang dipermudah?

F = A′BC + A′B′C′ + AB′

L =

14.Logik digital: get, peta K & flip-flopSukar

Flip-flop JK dicetus pinggir positif bermula dengan Q = 0 dan menerima input yang ditunjukkan. Klik pinggir jam pertama yang Q-nya berubah daripada 1 kembali kepada 0.

Q₀ = 0JK

1pinggir jam 1
2pinggir jam 2
3pinggir jam 3
4pinggir jam 4
5pinggir jam 5
6pinggir jam 6

3Larutan

1.Diod & transistor

Jawapan: I_C = 2.128 mA

Titik pincang BJT: dalam kawasan aktif V_BE = 0.7 V, I_C = β·I_B dan I_E = (β + 1)·I_B. Cari I_B daripada gelung tapak dengan KVL, kemudian I_C, kemudian V_CE daripada gelung pengumpul–pemancar. Pembahagi voltan pada tapak digantikan dengan setara Thévenin V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂; perintang pemancar kelihatan (β + 1) kali lebih besar dalam gelung tapak.

Arus tapak

I_B = (V_CC − V_BE)/R_B = (9 − 0.7)/390 kΩ = 21.28 µA

Arus pengumpul

I_C = β·I_B = 100·21.28 µA = 2.128 mA

Jawapan

I_C = 2.128 mA

Semak: V_CE = 6.446 V jauh melebihi 0.2 V, jadi transistor memang aktif.

2.Diod & transistor

Jawapan: R_max = 576 Ω

Pengatur Zener: diod Zener pincang songsang mengekalkan voltannya V_Z selagi arusnya kekal di atas minimum I_Z,min. Perintang siri R menanggung beza antara input dan output: I_R = (V_in − V_Z)/R. Arus itu terbahagi antara beban, I_L = V_Z/R_L, dan Zener: I_Z = I_R − I_L. Reka untuk kes terburuk: input terendah dengan beban terbesar masih mesti meninggalkan I_Z,min, dan input tertinggi tanpa beban memberikan kuasa Zener terbesar P_Z = V_Z·I_Z.

Arus kes terburuk

I_R = 20 + 5 = 25 mA

Rintangan terbesar

R_max = 14.4/0.025 = 576 Ω

Jawapan

R_max = 576 Ω

3.Litar op-amp

Jawapan: V₋ = 0.1649 V

Peraturan op-amp unggul: dengan suap balik negatif, op-amp memacu keluarannya supaya kedua-dua masukannya berada pada voltan yang sama (V₋ = V₊), dan tiada arus mengalir ke dalam mana-mana masukan. Menulis KCL pada masukan songsang dengan dua fakta ini memberikan keluaran.

Voltan pada masukan

R₃ dan R₄ membawa arus yang sama, maka ia membentuk pembahagi voltan; suapbalik menjadikan V₋ = V₊.

V₊ = V₂·R₄/(R₃ + R₄) = 0.2·4.7/(1 + 4.7) = 0.1649 V

V₋ = V₊

Jawapan

V₋ = 0.1649 V

4.Litar op-amp

Jawapan: V_out = 1.773 V

Voltan pada masukan +

V₊ = V₂·R₄/(R₃ + R₄) = −1·2/(2 + 2) = −0.5 V

Superposisikan kedua-dua masukan

Dengan V₂ = 0, V₁ melihat penguat menyongsang. Dengan V₁ = 0, V₊ dikuatkan oleh gandaan tidak menyongsang 1 + R₂/R₁.

V_out = −(100/22)·(−1) + (1 + 100/22)·(−0.5) = 4.545 + (−2.773) = 1.773 V

Jawapan

V_out = 1.773 V

5.Fana RC & RL

Jawapan: v_L = 0.2123 V

Fana peringkat pertama: dalam litar dengan satu kapasitor atau satu induktor, setiap voltan dan arus bergerak secara eksponen daripada nilai awalnya kepada nilai akhirnya: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ, dengan τ = RC atau τ = L/R. Selepas kira-kira 5τ litar telah mantap.

Pemalar masa dan arus akhir

Lama selepas suis ditutup, induktor berkelakuan seperti litar pintas, jadi arus akhir ditentukan oleh R sahaja.

τ = L/R = 22 mH / 100 Ω = 0.22 ms

i(∞) = V_s/R = 20/100 = 0.2 A

Voltan induktor

Pada t = 0 seluruh voltan bekalan muncul merentasi induktor; kemudian ia susut kepada sifar.

v_L(t) = V_s·e^−t/τ = 20·e^−1/0.22 = 0.2123 V

Jawapan

v_L = 0.2123 V

6.Fana RC & RL

Jawapan: v_C = 11.85 V

Nilai awal, nilai akhir, pemalar masa

Voltan kapasitor tidak boleh melompat, jadi ia bermula pada nilai yang tersimpan dan menuju ke voltan sumber.

v_C(0) = 3 V, v_C(∞) = V_s = 20 V

τ = R·C = 10 kΩ · 68 µF = 680 ms

v_C(t) = 20 + (3 − 20)·e^−t/τ

Voltan pada masa yang diberi

v_C(500) = 20 + (−17)·e^−500/680 = 11.85 V

Jawapan

v_C = 11.85 V

7.Perintang bersiri & selari

Jawapan: I_R2 = 2.982 A

Perintang bersiri dan selari: dalam sambungan bersiri arus yang sama mengalir melalui setiap perintang dan R = R₁ + R₂ + …. Dalam sambungan selari setiap perintang mempunyai voltan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Rangkaian tangga dipermudahkan sepasang demi sepasang sehingga tinggal satu rintangan setara.

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₃ + R₄ = 12 + 5 = 17 Ω

R₂ ∥ 17 = 3·17/(3+17) = 2.55 Ω

R_eq = R₁ + 2.55 = 6 + 2.55 = 8.55 Ω

Arus daripada sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberikan arus yang dibekalkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 30/8.55 = 3.509 A

Arus melalui R₂

Tolak susutan merentasi R₁ untuk mendapatkan voltan pada nod A, iaitu voltan merentasi R₂.

V_A = V₁ − I_R1·R₁ = 30 − 3.509·6 = 8.947 V

I_R2 = V_A/R₂ = 8.947/3 = 2.982 A

Jawapan

I_R2 = 2.982 A

8.Perintang bersiri & selari

Jawapan: R_eq = 14.7 Ω

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₅ + R₆ = 20 + 25 = 45 Ω

R₄ ∥ 45 = 1.915 Ω

R₃ + 1.915 = 4.915 Ω

R₂ ∥ 4.915 = 2.702 Ω

R_eq = R₁ + 2.702 = 12 + 2.702 = 14.7 Ω

Jawapan

R_eq = 14.7 Ω

9.Penukar DC-DC

Jawapan: I_L = 2.222 A

Penukar DC-DC: suis S dihidupkan untuk pecahan D bagi setiap tempoh T = 1/f. Dalam keadaan mantap voltan purata induktor ialah sifar (imbangan volt-saat), yang memberikan nisbah penukaran unggul dalam pengaliran selanjar: buck V_o = D·V_in, boost V_o = V_in/(1 − D), buck-boost menyongsang |V_o| = V_in·D/(1 − D). Penukar unggul mengekalkan kuasa: V_in·I_in = V_o·I_o. Semasa S hidup, arus induktor naik sebanyak ΔI_L = V_L·D·T/L, dengan V_L = V_in − V_o untuk buck dan V_in untuk boost dan buck-boost. Riak output ialah ΔV_o = ΔI_L/(8fC) untuk buck dan I_o·D/(fC) untuk boost dan buck-boost. Arus induktor hanya menyentuh sifar (sempadan CCM) apabila arus induktor purata sama dengan ΔI_L/2.

Kitar tugas

D = 1 − 12/20 = 0.4

Arus beban

I_o = 20/15 = 1.333 A

Arus induktor

I_L = I_o/(1 − D) = 1.333/0.6 = 2.222 A

Jawapan

I_L = 2.222 A

10.Penukar DC-DC

Jawapan: I_o,min = 0.1688 A

Kitar tugas

D = 9/36 = 0.25

Arus riak

ΔI_L = 9·0.75/(100·10⁻⁶·200·10³) = 0.3375 A

Arus beban sempadan

I_o,min = ΔI_L/2 = 0.1688 A

Jawapan

I_o,min = 0.1688 A

Di bawah arus ini penukar memasuki pengaliran tak selanjar dan V_o meningkat melebihi D·V_in.

11.Jambatan Wheatstone & tolok terikan

Jawapan: ΔR = 7.999 Ω

Jambatan Wheatstone: dua pembahagi voltan berkongsi satu bekalan V_s. Pembahagi kiri R₁–R₂ memberikan V_a = V_s·R₂/(R₁ + R₂) dan pembahagi kanan R₃–R₄ memberikan V_b = V_s·R₄/(R₃ + R₄); outputnya ialah V_ab = V_a − V_b. Jambatan seimbang (V_ab = 0, tiada arus dalam meter) apabila R₁/R₂ = R₃/R₄, iaitu R₁·R₄ = R₂·R₃. Dilihat dari output, jambatan ialah sumber Thévenin dengan R_th = R₁∥R₂ + R₃∥R₄.

Voltan nod

V_a = 5 + 0.0495 = 5.05 V

Selesaikan pembahagi

R₂ = 400·5.05/(10 − 5.05) = 408 Ω

ΔR = 408 − 400 = 7.999 Ω

Jawapan

ΔR = 7.999 Ω

12.Jambatan Wheatstone & tolok terikan

Jawapan: V_o = 5.125 mV

Tolok terikan: tolok mengubah rintangannya dengan terikan: ΔR/R = GF·ε, dengan faktor tolok GF kira-kira 2 untuk kerajang logam. Dalam jambatan dengan semua lengan sama dengan R, satu tolok aktif (jambatan suku) memberikan V_o ≈ V_s·GF·ε/4. Dua tolok aktif dengan terikan bertentangan pada lengan bersebelahan (jambatan separuh) memberikan V_s·GF·ε/2, dan empat (jambatan penuh) memberikan V_s·GF·ε. Tegasan diperoleh daripada hukum Hooke, σ = E·ε. Sel beban menyatakan kepekaannya dalam mV/V: output pada beban penuh bagi setiap volt pengujaan.

Perubahan rintangan relatif

ΔR/R = 2.05·500·10⁻⁶ = 0.001025

Output jambatan

V_o = V_s·GF·ε = 5·0.001025 = 5.125 mV

Jawapan

V_o = 5.125 mV

13.Logik digital: get, peta K & flip-flop

Jawapan: L = 7

Aljabar Boolean: peraturan yang memudahkan ungkapan ialah X + X′ = 1 dan X·X′ = 0, X + X = X, penyerapan X + X·Y = X, peraturan penggabungan X·Y + X·Y′ = X, X + X′Y = X + Y dan teorem konsensus XY + X′Z + YZ = XY + X′Z. Hukum De Morgan menukar (X·Y)′ kepada X′ + Y′ dan (X + Y)′ kepada X′·Y′. Peta Karnaugh menggunakan peraturan ini secara grafik: setiap kumpulan dua sel berjiran ialah satu penggunaan XY + XY′ = X.

Minterm ungkapan

A′BC → m(3)

A′B′C′ → m(0)

AB′ → m(4, 5)

Kumpulkan dan baca

F = B′C′ + AB′ + A′BC

Kira literal

L = 7

Jawapan

L = 7

14.Logik digital: get, peta K & flip-flop

Jawapan: pinggir jam 3

Flip-flop dan pembilang: flip-flop hanya berubah pada pinggir jam yang aktif. D menyalin inputnya (Q⁺ = D); T bertukar keadaan apabila T = 1; JK kekal untuk 00, set semula untuk 01, set untuk 10 dan bertukar keadaan untuk 11. Pembilang perduaan n-bit mempunyai 2ⁿ keadaan dan mengira modulo 2ⁿ; pembilang mod-N mengira 0, 1, …, N − 1 dan kembali ke 0, dan memerlukan flip-flop sebanyak n terkecil dengan 2ⁿ ≥ N. Setiap peringkat pembilang riak membahagi dua frekuensi, maka output terakhir pembilang mod-N berjalan pada f_clk/N. Pembilang Johnson dengan n flip-flop mempunyai 2n keadaan, pembilang gelang n.

Q selepas setiap pinggir

Flip-flop JK: 00 kekal, 01 set semula (Q = 0), 10 set (Q = 1), 11 bertukar keadaan.

1: J = 1, K = 1 → Q = 1

2: J = 0, K = 0 → Q = 1

3: J = 1, K = 1 → Q = 0

4: J = 1, K = 0 → Q = 1

5: J = 1, K = 1 → Q = 0

6: J = 1, K = 1 → Q = 1

Perubahan pertama daripada 1 kepada 0

pinggir jam 3

Jawapan

pinggir jam 3

ExamProblems · examproblems.com/courses/electronics-1