Elektronik 1: pek ulang kaji kilat

Lembaran formula, langkah kaedah utama untuk setiap topik dan 14 soalan latihan, dengan penyelesaian penuh di bahagian belakang.

Soalan baharu Kembali ke kursus

Dalam tetingkap cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan pada peranti anda.

1Formula dan kaedah

Diod & transistor

Diod (susutan malar): V_D = 0.7 V when conducting
Kawasan aktif: V_BE = 0.7 V, I_C = β·I_B, I_E = (β + 1)·I_B
Pincang tetap: I_B = (V_CC − 0.7)/R_B
Pincang pembahagi: I_B = (V_TH − 0.7)/(R_TH + (β + 1)R_E)
Thévenin bagi pembahagi: V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂
Gelung pengumpul: V_CE = V_CC − I_CR_C − I_ER_E
Ketepuan: I_C(sat) = (V_CC − V_CE(sat))/R_C, I_B ≥ I_C(sat)/β

Litar op-amp

Penguat menyongsang: V_out = −(R_f/R_in)·V_in
Penguat tak menyongsang: V_out = (1 + R_f/R₁)·V_in
Penguat penambah: V_out = −R_f(V₁/R₁ + V₂/R₂)
Op-amp unggul: V₊ = V₋, I_in = 0

Fana RC & RL

Pemalar masa: τ = RC | τ = L/R
Sambutan: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ
Kapasitor pada AT: litar buka; v_C tidak boleh melompat
Induktor pada AT: litar pintas; i_L tidak boleh melompat
Mantap: t ≈ 5τ

Kaedah

Cari nilai awal sejurus selepas pensuisan: voltan kapasitor dan arus induktor tidak boleh melompat.
Cari nilai akhir lama selepas pensuisan: kapasitor bertindak sebagai litar buka, induktor sebagai litar pintas.
Cari pemalar masa: τ = RC atau τ = L/R, menggunakan rintangan yang dilihat oleh kapasitor atau induktor.
Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ.

Perintang bersiri & selari

Perintang bersiri: R_eq = R₁ + R₂ + …
Perintang selari: 1/R_eq = 1/R₁ + 1/R₂ + …
Dua secara selari: R_eq = R₁R₂ / (R₁ + R₂)
Hukum Ohm: V = I·R
Kuasa: P = V·I = I²R = V²/R

Kaedah

Mulakan di hujung rangkaian yang paling jauh daripada terminal.
Gabungkan perintang secara bersiri dengan menambahnya, dan perintang secara selari dengan 1/R = 1/R₁ + 1/R₂ + …
Lukis semula litar selepas setiap langkah.
Ulang sehingga tinggal satu perintang antara terminal.

Penukar DC-DC

Buck: V_o = D·V_in
Boost: V_o = V_in/(1 − D)
Buck-boost menyongsang: |V_o| = V_in·D/(1 − D)
Imbangan kuasa unggul: V_inI_in = V_oI_o
Riak induktor: ΔI_L = V_L,on·D/(L·f); buck V_in − V_o, boost and buck-boost V_in
Arus induktor purata: buck I_o; boost dan buck-boost I_o/(1 − D)
Riak output: buck ΔI_L/(8fC); boost dan buck-boost I_o·D/(fC)
Sempadan CCM: buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Kaedah

Kenal pasti penukar (buck, boost atau buck-boost) dan kitar tugas D daripada nisbah voltan.
Gunakan imbangan volt-saat pada induktor: voltan induktor purata sepanjang satu tempoh ialah sifar.
Cari voltan induktor semasa suis hidup, kemudian ΔI_L = V_L·D/(L·f).
Untuk riak output, cari cas yang mengalir masuk dan keluar kapasitor; untuk sempadan CCM, tetapkan arus induktor purata sama dengan ΔI_L/2.

Jambatan Wheatstone & tolok terikan

Voltan pembahagi: V_a = V_sR₂/(R₁ + R₂), V_b = V_sR₄/(R₃ + R₄)
Pengeluaran: V_ab = V_a − V_b
Imbangan: R₁/R₂ = R₃/R₄
Jambatan wayar gelongsor: R/R_x = l/(100 − l)
Rintangan Thévenin: R_th = R₁∥R₂ + R₃∥R₄
Faktor tolok: ΔR/R = GF·ε
Output jambatan: suku V_s·GF·ε/4, separuh V_s·GF·ε/2, penuh V_s·GF·ε
Perubahan kecil, satu lengan: V_ab ≈ V_s·ΔR/(4R)
Tegasan: σ = E·ε

Kaedah

Anggap jambatan sebagai dua pembahagi voltan merentasi bekalan yang sama.
Untuk keseimbangan, tetapkan R₁/R₂ = R₃/R₄ dan selesaikan untuk perintang yang tidak diketahui.
Untuk jambatan tak seimbang, cari V_a dan V_b daripada pembahagi dan tolakkannya; gunakan setara Thévenin apabila meter membebani output.
Untuk tolok terikan, tukarkan terikan kepada ΔR/R = GF·ε dan gunakan V_s·GF·ε/4, /2 atau ×1 bagi jambatan suku, separuh atau penuh.

Logik digital: get, peta K & flip-flop

Get asas: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Peraturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Susunan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kumpulan 2ᵏ sel: kehilangan k pemboleh ubah
Multipleks 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pembilang: n-bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pembilang riak: f_max = 1/(n·t_pd)
Pembilang gelang dan Johnson: n dan 2n keadaan

Kaedah

Untuk litar, bekerja dari input ke output satu get pada satu masa dan tulis nilai pada setiap wayar, atau tulis ungkapannya dan isi jadual kebenaran.
Untuk pemudahan, letakkan 1 (dan tidak peduli sebagai X) ke dalam peta Karnaugh dengan baris dan lajur kod Gray: 00, 01, 11, 10.
Liputi 1 dengan kumpulan sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8 atau 16 sel, menyambung melepasi tepi; setiap kumpulan ialah satu sebutan hasil darab yang terdiri daripada pemboleh ubah yang kekal malar. Kumpulkan 0 untuk bentuk POS.
Untuk flip-flop dan pembilang, baca input pada setiap pinggir jam yang aktif, tulis keadaan selepas setiap pinggir, dan ingat bahawa pembilang n-bit berpusing semula selepas 2ⁿ keadaan.

2Soalan latihan

1.Diod & transistorSederhana

Satu transistor NPN dengan β = 120 mempunyai pincang pembahagi voltan daripada V_CC = 12 V: R₁ = 39 kΩ dari V_CC ke tapak dan R₂ = 12 kΩ dari tapak ke bumi. Perintang pengumpul ialah R_C = 4.7 kΩ dan perintang pemancar ialah R_E = 1.5 kΩ. Ambil V_BE = 0.7 V dan gunakan setara Thévenin bagi pembahagi (jangan abaikan arus tapak). Cari voltan pengumpul–pemancar V_CE.

V_CC = 12 VR₁ = 39 kΩR₂ = 12 kΩR_C = 4.7 kΩR_E = 1.5 kΩβ = 120

V_CE = V

2.Diod & transistorSukar

Satu transistor NPN dengan β = 200 menyuis perintang beban 330 Ω yang disambung antara V_CC = 12 V dan pengumpulnya. Pemancar dibumikan. Tapak dipacu daripada keluaran logik 5 V melalui perintang tapak R_B. Ambil V_BE = 0.7 V dan V_CE(sat) = 0.2 V. Cari perintang tapak terbesar R_B, dalam kΩ, yang masih memacu transistor tepat ke dalam ketepuan.

V_CC = 12 VR_C = 330 Ωβ = 200V_in = 5 VV_BE = 0.7 VV_CE(sat) = 0.2 V

R_B = kΩ

3.Litar op-ampSederhana

Op-amp itu unggul dan dijalankan daripada bekalan ±15 V; keluarannya tepu pada ±14 V. Penguat menyongsang digerakkan oleh gelombang sinus. Cari amplitud masukan terbesar V_in,max (nilai puncak) supaya keluaran tidak terpotong.

R₁ = 2 kΩR_f = 100 kΩV_sat = ±14 V

V_in,max = V

4.Litar op-ampSukar

Pengamir menggunakan op-amp unggul dengan bekalan ±15 V; keluarannya tepu pada ±14 V. Kapasitor tidak bercas apabila masukan malar V_in = −2.4 V dikenakan pada t = 0. Berapa lama selepas t = 0 keluaran mencapai ketepuan? Cari t.

V_in = −2.4 VR = 1 kΩC = 0.47 µFV_sat = ±14 V

t = ms

5.Fana RC & RLSederhana

Induktor tidak membawa arus sebelum suis ditutup pada t = 0. Cari voltan v_L merentasi induktor pada t = 10 ms.

V_s = 20 VR = 10 ΩL = 68 mHt = 10 ms

v_L = V

6.Fana RC & RLSukar

Sejurus sebelum suis ditutup pada t = 0, kapasitor menyimpan 12 V dengan polariti seperti yang ditunjukkan. Berapa lama masa yang diambil untuk v_C mencapai 12.9 V? Cari t.

V_s = 15 VR = 6.8 kΩC = 10 µFv_C(0) = 12 V

t = ms

7.Perintang bersiri & selariSederhana

Cari arus I_R1 yang dibekalkan oleh sumber, yang mengalir melalui R₁.

V₁ = 12 VR₁ = 20 ΩR₂ = 6 ΩR₃ = 8 ΩR₄ = 4 Ω

I_R1 = A

8.Perintang bersiri & selariSukar

Cari arus I_R1 yang dibekalkan oleh sumber, yang mengalir melalui R₁.

V₁ = 5 VR₁ = 6 ΩR₂ = 10 ΩR₃ = 2 ΩR₄ = 4 ΩR₅ = 12 ΩR₆ = 10 Ω

I_R1 = A

9.Penukar DC-DCSederhana

Penukar boost unggul menukar 12 V kepada 24 V untuk beban 4 Ω. Cari arus induktor purata I_L.

Vin = 12 VVo = 24 VR = 4 Ω

I_L = A

10.Penukar DC-DCSukar

Penukar buck menukar 24 V kepada 12 V pada 20 kHz dengan L = 150 µH. Cari kapasitans output C yang mengehadkan riak output puncak-ke-puncak kepada 20 mV.

Vin = 24 VVo = 12 Vf = 20 kHzL = 150 µHΔV_o = 20 mV

C = µF

11.Jambatan Wheatstone & tolok terikanSederhana

Jambatan mempunyai empat lengan 330 Ω dan V_s = 6 V. Penderia R₂ bertambah sebanyak ΔR = 82.5 Ω. Cari output tepat V_ab dalam mV.

V_s = 6 VR = 330 ΩΔR = 82.5 Ω

V_ab = mV

12.Jambatan Wheatstone & tolok terikanSukar

Jambatan dengan lengan 1000 Ω diujakan dengan 3 V dan mempunyai satu tolok aktif (jambatan suku). Faktor tolok ialah 2.05 dan terikan ialah 1200 µε. Cari output jambatan V_o dalam mV.

V_s = 3 VGF = 2.05ε = 1200 µε

V_o = mV

13.Logik digital: get, peta K & flip-flopSederhana

Multipleks 4-ke-1 mempunyai input pilih S₁ = A dan S₀ = B, dan input datanya diikat kepada I₀ = C′, I₁ = C, I₂ = 1, I₃ = 0. Bagi berapa daripada 8 gabungan A, B dan C output F = 1? Cari N.

I₀ = C′I₁ = CI₂ = 1I₃ = 0

N =

14.Logik digital: get, peta K & flip-flopSukar

Cari bentuk SOP minimum bagi F(A, B, C, D) = Σm(1, 5, 7, 9, 10, 14) + d(3, 12, 13), dengan d menandakan keadaan tidak peduli. Berapa banyak sebutan hasil darab N yang ada padanya?

F(A, B, C, D) = Σm(1, 5, 7, 9, 10, 14) + d(3, 12, 13)

N =

3Larutan

1.Diod & transistor

Jawapan: V_CE = 3.698 V

Titik pincang BJT: dalam kawasan aktif V_BE = 0.7 V, I_C = β·I_B dan I_E = (β + 1)·I_B. Cari I_B daripada gelung tapak dengan KVL, kemudian I_C, kemudian V_CE daripada gelung pengumpul–pemancar. Pembahagi voltan pada tapak digantikan dengan setara Thévenin V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂; perintang pemancar kelihatan (β + 1) kali lebih besar dalam gelung tapak.

Setara Thévenin bagi pembahagi

V_TH = 12·12/(39 + 12) = 2.824 V

R_TH = 39·12/(39 + 12) = 9.176 kΩ

Arus tapak

KVL mengelilingi gelung tapak; arus pemancar ialah (β + 1)·I_B.

I_B = (2.824 − 0.7)/(9.176 + 121·1.5) = 11.14 µA

Arus pengumpul

I_C = 120·11.14 µA = 1.336 mA

I_E = 121·11.14 µA = 1.348 mA

Voltan pengumpul–pemancar

V_CE = 12 − 1.336·4.7 − 1.348·1.5 = 3.698 V

Jawapan

V_CE = 3.698 V

2.Diod & transistor

Jawapan: R_B = 24.05 kΩ

BJT sebagai suis: untuk menghidupkan beban sepenuhnya, transistor dipacu ke dalam ketepuan, di mana V_CE = V_CE(sat) dan arus pengumpul ditentukan oleh beban: I_C(sat) = (V_CC − V_CE(sat))/R_C. Ketepuan memerlukan sekurang-kurangnya I_B = I_C(sat)/β. Jika arus tapak lebih kecil, transistor kekal aktif dan I_C = β·I_B.

Arus pengumpul dalam ketepuan

I_C(sat) = (12 − 0.2)/330 = 35.76 mA

Arus tapak minimum

I_B(min) = I_C(sat)/β = 35.76/200 = 178.8 µA

Perintang tapak

R_B = (5 − 0.7)/I_B = 4.3 V/0.1788 mA = 24.05 kΩ

Jawapan

R_B = 24.05 kΩ

Sebarang perintang tapak yang lebih kecil juga menepukan transistor; dalam amalan anda memilih yang beberapa kali ganda lebih kecil.

3.Litar op-amp

Jawapan: V_in,max = 0.28 V

Peraturan op-amp unggul: dengan suap balik negatif, op-amp memacu keluarannya supaya kedua-dua masukannya berada pada voltan yang sama (V₋ = V₊), dan tiada arus mengalir ke dalam mana-mana masukan. Menulis KCL pada masukan songsang dengan dua fakta ini memberikan keluaran.

Gandaan

|A_v| = R_f/R₁ = 100/2 = 50

Masukan terbesar sebelum terpotong

V_in,max = V_sat/|A_v| = 14/50 = 0.28 V

Jawapan

V_in,max = 0.28 V

4.Litar op-amp

Jawapan: t = 2.742 ms

Arus masukan dan kadar cerun

kΩ darab µF memberikan milisaat.

RC = 1 kΩ · 0.47 µF = 0.47 ms

kadar cerun = −V_in/(RC) = −(−2.4)/0.47 = 5.106 V/ms

Masa ke ketepuan

|V_in|·t/(RC) = V_sat → t = V_sat·RC/|V_in| = 14·0.47/2.4 = 2.742 ms

Jawapan

t = 2.742 ms

5.Fana RC & RL

Jawapan: v_L = 4.596 V

Fana peringkat pertama: dalam litar dengan satu kapasitor atau satu induktor, setiap voltan dan arus bergerak secara eksponen daripada nilai awalnya kepada nilai akhirnya: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ, dengan τ = RC atau τ = L/R. Selepas kira-kira 5τ litar telah mantap.

Pemalar masa dan arus akhir

Lama selepas suis ditutup, induktor berkelakuan seperti litar pintas, jadi arus akhir ditentukan oleh R sahaja.

τ = L/R = 68 mH / 10 Ω = 6.8 ms

i(∞) = V_s/R = 20/10 = 2 A

Voltan induktor

Pada t = 0 seluruh voltan bekalan muncul merentasi induktor; kemudian ia susut kepada sifar.

v_L(t) = V_s·e^−t/τ = 20·e^−10/6.8 = 4.596 V

Jawapan

v_L = 4.596 V

6.Fana RC & RL

Jawapan: t = 24.25 ms

Nilai awal, nilai akhir, pemalar masa

Voltan kapasitor tidak boleh melompat, jadi ia bermula pada nilai yang tersimpan dan menuju ke voltan sumber.

v_C(0) = 12 V, v_C(∞) = V_s = 15 V

τ = R·C = 6.8 kΩ · 10 µF = 68 ms

v_C(t) = 15 + (12 − 15)·e^−t/τ

Selesaikan untuk masa

12.9 = 15 + (−3)·e^−t/τ → e^−t/τ = (12.9 − 15)/(12 − 15) = 0.7

t = τ·ln((12 − 15)/(12.9 − 15)) = 68·ln(1.429) = 24.25 ms

Jawapan

t = 24.25 ms

7.Perintang bersiri & selari

Jawapan: I_R1 = 0.5 A

Perintang bersiri dan selari: dalam sambungan bersiri arus yang sama mengalir melalui setiap perintang dan R = R₁ + R₂ + …. Dalam sambungan selari setiap perintang mempunyai voltan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Rangkaian tangga dipermudahkan sepasang demi sepasang sehingga tinggal satu rintangan setara.

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₃ + R₄ = 8 + 4 = 12 Ω

R₂ ∥ 12 = 6·12/(6+12) = 4 Ω

R_eq = R₁ + 4 = 20 + 4 = 24 Ω

Arus daripada sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberikan arus yang dibekalkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 12/24 = 0.5 A

Jawapan

I_R1 = 0.5 A

8.Perintang bersiri & selari

Jawapan: I_R1 = 0.5263 A

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₅ + R₆ = 12 + 10 = 22 Ω

R₄ ∥ 22 = 3.385 Ω

R₃ + 3.385 = 5.385 Ω

R₂ ∥ 5.385 = 3.5 Ω

R_eq = R₁ + 3.5 = 6 + 3.5 = 9.5 Ω

Arus daripada sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberikan arus yang dibekalkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 5/9.5 = 0.5263 A

Jawapan

I_R1 = 0.5263 A

9.Penukar DC-DC

Jawapan: I_L = 12 A

Penukar DC-DC: suis S dihidupkan untuk pecahan D bagi setiap tempoh T = 1/f. Dalam keadaan mantap voltan purata induktor ialah sifar (imbangan volt-saat), yang memberikan nisbah penukaran unggul dalam pengaliran selanjar: buck V_o = D·V_in, boost V_o = V_in/(1 − D), buck-boost menyongsang |V_o| = V_in·D/(1 − D). Penukar unggul mengekalkan kuasa: V_in·I_in = V_o·I_o. Semasa S hidup, arus induktor naik sebanyak ΔI_L = V_L·D·T/L, dengan V_L = V_in − V_o untuk buck dan V_in untuk boost dan buck-boost. Riak output ialah ΔV_o = ΔI_L/(8fC) untuk buck dan I_o·D/(fC) untuk boost dan buck-boost. Arus induktor hanya menyentuh sifar (sempadan CCM) apabila arus induktor purata sama dengan ΔI_L/2.

Kitar tugas

D = 1 − 12/24 = 0.5

Arus beban

I_o = 24/4 = 6 A

Arus induktor

I_L = I_o/(1 − D) = 6/0.5 = 12 A

Jawapan

I_L = 12 A

10.Penukar DC-DC

Jawapan: C = 625 µF

Kitar tugas

D = 12/24 = 0.5

Arus riak induktor

ΔI_L = (24 − 12)·0.5/(150·10⁻⁶·20·10³) = 2 A

Kapasitans

C = 2/(8·20·10³·20·10⁻³) = 625 µF

Jawapan

C = 625 µF

11.Jambatan Wheatstone & tolok terikan

Jawapan: V_ab = 333.3 mV

Jambatan Wheatstone: dua pembahagi voltan berkongsi satu bekalan V_s. Pembahagi kiri R₁–R₂ memberikan V_a = V_s·R₂/(R₁ + R₂) dan pembahagi kanan R₃–R₄ memberikan V_b = V_s·R₄/(R₃ + R₄); outputnya ialah V_ab = V_a − V_b. Jambatan seimbang (V_ab = 0, tiada arus dalam meter) apabila R₁/R₂ = R₃/R₄, iaitu R₁·R₄ = R₂·R₃. Dilihat dari output, jambatan ialah sumber Thévenin dengan R_th = R₁∥R₂ + R₃∥R₄.

Voltan nod

V_a = 6·412.5/742.5 = 3.333 V

V_b = 3 V

Pengeluaran

V_ab = 333.3 mV

Jawapan

V_ab = 333.3 mV

Anggaran linear V_s·ΔR/(4R) = 375 mV adalah 12.5 % terlalu tinggi: jambatan suku tidak betul-betul linear.

12.Jambatan Wheatstone & tolok terikan

Jawapan: V_o = 1.845 mV

Tolok terikan: tolok mengubah rintangannya dengan terikan: ΔR/R = GF·ε, dengan faktor tolok GF kira-kira 2 untuk kerajang logam. Dalam jambatan dengan semua lengan sama dengan R, satu tolok aktif (jambatan suku) memberikan V_o ≈ V_s·GF·ε/4. Dua tolok aktif dengan terikan bertentangan pada lengan bersebelahan (jambatan separuh) memberikan V_s·GF·ε/2, dan empat (jambatan penuh) memberikan V_s·GF·ε. Tegasan diperoleh daripada hukum Hooke, σ = E·ε. Sel beban menyatakan kepekaannya dalam mV/V: output pada beban penuh bagi setiap volt pengujaan.

Perubahan rintangan relatif

ΔR/R = 2.05·1200·10⁻⁶ = 0.00246

Output jambatan

V_o ≈ V_s·GF·ε/4 = 3·0.00246/4 = 1.845 mV

Jawapan

V_o = 1.845 mV

13.Logik digital: get, peta K & flip-flop

Jawapan: N = 4

Multipleks: multipleks 2ⁿ-ke-1 menyalurkan satu input datanya ke output; talian pilih, dibaca sebagai nombor perduaan, menentukan yang mana satu. Untuk MUX 4-ke-1 dengan pilih S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Mengikat input data kepada 0, 1, C atau C′ membolehkan MUX menghasilkan sebarang fungsi bagi A, B dan C, yang merupakan cara lazim untuk membina logik dengan satu cip.

Ungkapan output

F = A′B′C′ + A′BC + AB′

Baris dengan F = 1

ABC = 000, 011, 100, 101

N = 4

Jawapan

N = 4

14.Logik digital: get, peta K & flip-flop

Jawapan: N = 3

Peta Karnaugh: sel disusun dalam kod Gray (00, 01, 11, 10), maka sel berjiran, termasuk yang merentasi tepi, berbeza pada tepat satu pemboleh ubah. Kumpulkan 1 dalam segi empat tepat berisi 1, 2, 4, 8 atau 16 sel, sebesar mungkin dan sesedikit mungkin, sehingga setiap 1 diliputi. Setiap kumpulan ialah satu sebutan hasil darab: pemboleh ubah yang kekal malar di dalamnya. Kumpulan 2ᵏ sel kehilangan k pemboleh ubah. Tidak peduli (X) boleh digunakan untuk membesarkan kumpulan tetapi tidak perlu diliputi. Mengumpulkan 0 pula memberi bentuk POS minimum.

Implikan perdana

Kumpulan terbesar yang boleh dibentuk daripada 1 dan X.

C′D, A′D, ACD′, ABD′

Liputan minimum

F = C′D + A′D + ACD′

N = 3

Jawapan

N = 3

ExamProblems · examproblems.com/courses/electronics-1