Elektronik 1: pek ulang kaji kilat

Lembaran formula, langkah kaedah utama untuk setiap topik dan 14 soalan latihan, dengan penyelesaian penuh di bahagian belakang.

Soalan baharu Kembali ke kursus

Dalam tetingkap cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan pada peranti anda.

1Formula dan kaedah

Diod & transistor

Diod (susutan malar): V_D = 0.7 V when conducting
Kawasan aktif: V_BE = 0.7 V, I_C = β·I_B, I_E = (β + 1)·I_B
Pincang tetap: I_B = (V_CC − 0.7)/R_B
Pincang pembahagi: I_B = (V_TH − 0.7)/(R_TH + (β + 1)R_E)
Thévenin bagi pembahagi: V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂
Gelung pengumpul: V_CE = V_CC − I_CR_C − I_ER_E
Ketepuan: I_C(sat) = (V_CC − V_CE(sat))/R_C, I_B ≥ I_C(sat)/β

Litar op-amp

Penguat menyongsang: V_out = −(R_f/R_in)·V_in
Penguat tak menyongsang: V_out = (1 + R_f/R₁)·V_in
Penguat penambah: V_out = −R_f(V₁/R₁ + V₂/R₂)
Op-amp unggul: V₊ = V₋, I_in = 0

Fana RC & RL

Pemalar masa: τ = RC | τ = L/R
Sambutan: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ
Kapasitor pada AT: litar buka; v_C tidak boleh melompat
Induktor pada AT: litar pintas; i_L tidak boleh melompat
Mantap: t ≈ 5τ

Kaedah

Cari nilai awal sejurus selepas pensuisan: voltan kapasitor dan arus induktor tidak boleh melompat.
Cari nilai akhir lama selepas pensuisan: kapasitor bertindak sebagai litar buka, induktor sebagai litar pintas.
Cari pemalar masa: τ = RC atau τ = L/R, menggunakan rintangan yang dilihat oleh kapasitor atau induktor.
Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ.

Perintang bersiri & selari

Perintang bersiri: R_eq = R₁ + R₂ + …
Perintang selari: 1/R_eq = 1/R₁ + 1/R₂ + …
Dua secara selari: R_eq = R₁R₂ / (R₁ + R₂)
Hukum Ohm: V = I·R
Kuasa: P = V·I = I²R = V²/R

Kaedah

Mulakan di hujung rangkaian yang paling jauh daripada terminal.
Gabungkan perintang secara bersiri dengan menambahnya, dan perintang secara selari dengan 1/R = 1/R₁ + 1/R₂ + …
Lukis semula litar selepas setiap langkah.
Ulang sehingga tinggal satu perintang antara terminal.

Penukar DC-DC

Buck: V_o = D·V_in
Boost: V_o = V_in/(1 − D)
Buck-boost menyongsang: |V_o| = V_in·D/(1 − D)
Imbangan kuasa unggul: V_inI_in = V_oI_o
Riak induktor: ΔI_L = V_L,on·D/(L·f); buck V_in − V_o, boost and buck-boost V_in
Arus induktor purata: buck I_o; boost dan buck-boost I_o/(1 − D)
Riak output: buck ΔI_L/(8fC); boost dan buck-boost I_o·D/(fC)
Sempadan CCM: buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Kaedah

Kenal pasti penukar (buck, boost atau buck-boost) dan kitar tugas D daripada nisbah voltan.
Gunakan imbangan volt-saat pada induktor: voltan induktor purata sepanjang satu tempoh ialah sifar.
Cari voltan induktor semasa suis hidup, kemudian ΔI_L = V_L·D/(L·f).
Untuk riak output, cari cas yang mengalir masuk dan keluar kapasitor; untuk sempadan CCM, tetapkan arus induktor purata sama dengan ΔI_L/2.

Jambatan Wheatstone & tolok terikan

Voltan pembahagi: V_a = V_sR₂/(R₁ + R₂), V_b = V_sR₄/(R₃ + R₄)
Pengeluaran: V_ab = V_a − V_b
Imbangan: R₁/R₂ = R₃/R₄
Jambatan wayar gelongsor: R/R_x = l/(100 − l)
Rintangan Thévenin: R_th = R₁∥R₂ + R₃∥R₄
Faktor tolok: ΔR/R = GF·ε
Output jambatan: suku V_s·GF·ε/4, separuh V_s·GF·ε/2, penuh V_s·GF·ε
Perubahan kecil, satu lengan: V_ab ≈ V_s·ΔR/(4R)
Tegasan: σ = E·ε

Kaedah

Anggap jambatan sebagai dua pembahagi voltan merentasi bekalan yang sama.
Untuk keseimbangan, tetapkan R₁/R₂ = R₃/R₄ dan selesaikan untuk perintang yang tidak diketahui.
Untuk jambatan tak seimbang, cari V_a dan V_b daripada pembahagi dan tolakkannya; gunakan setara Thévenin apabila meter membebani output.
Untuk tolok terikan, tukarkan terikan kepada ΔR/R = GF·ε dan gunakan V_s·GF·ε/4, /2 atau ×1 bagi jambatan suku, separuh atau penuh.

Logik digital: get, peta K & flip-flop

Get asas: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Peraturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Susunan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kumpulan 2ᵏ sel: kehilangan k pemboleh ubah
Multipleks 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pembilang: n-bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pembilang riak: f_max = 1/(n·t_pd)
Pembilang gelang dan Johnson: n dan 2n keadaan

Kaedah

Untuk litar, bekerja dari input ke output satu get pada satu masa dan tulis nilai pada setiap wayar, atau tulis ungkapannya dan isi jadual kebenaran.
Untuk pemudahan, letakkan 1 (dan tidak peduli sebagai X) ke dalam peta Karnaugh dengan baris dan lajur kod Gray: 00, 01, 11, 10.
Liputi 1 dengan kumpulan sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8 atau 16 sel, menyambung melepasi tepi; setiap kumpulan ialah satu sebutan hasil darab yang terdiri daripada pemboleh ubah yang kekal malar. Kumpulkan 0 untuk bentuk POS.
Untuk flip-flop dan pembilang, baca input pada setiap pinggir jam yang aktif, tulis keadaan selepas setiap pinggir, dan ingat bahawa pembilang n-bit berpusing semula selepas 2ⁿ keadaan.

2Soalan latihan

1.Diod & transistorSederhana

Pengatur Zener 9.1 V disuap daripada 12 V melalui 330 Ω dan membekalkan beban 1500 Ω. Cari arus Zener I_Z.

V_in = 12 VV_Z = 9.1 VR = 330 ΩR_L = 1500 Ω

I_Z = mA

2.Diod & transistorSukar

Satu transistor NPN dengan β = 150 menyuis perintang beban 470 Ω yang disambung antara V_CC = 9 V dan pengumpulnya. Pemancar dibumikan. Tapak dipacu daripada keluaran logik 3.3 V melalui perintang tapak R_B. Ambil V_BE = 0.7 V dan V_CE(sat) = 0.2 V. Untuk pensuisan yang boleh dipercayai, reka bentuk untuk arus tapak 10 kali ganda minimum yang diperlukan untuk ketepuan. Cari R_B dalam kΩ.

V_CC = 9 VR_C = 470 Ωβ = 150V_in = 3.3 VV_BE = 0.7 VV_CE(sat) = 0.2 Vpacuan lebih = 10

R_B = kΩ

3.Litar op-ampSederhana

Op-amp adalah unggul dan beroperasi daripada bekalan ±15 V. Cari voltan keluaran V_out.

V_in = −0.5 VR₁ = 1 kΩR_f = 10 kΩ

V_out = V

4.Litar op-ampSukar

Pengamir menggunakan op-amp unggul dengan bekalan ±15 V; keluarannya tepu pada ±14 V. Kapasitor tidak bercas apabila masukan malar V_in = −0.2 V dikenakan pada t = 0. Cari voltan keluaran V_out pada t = 200 ms.

V_in = −0.2 VR = 22 kΩC = 2.2 µFV_sat = ±14 Vt = 200 ms

V_out = V

5.Fana RC & RLSederhana

Induktor tidak membawa arus sebelum suis ditutup pada t = 0. Cari tenaga W(∞) yang tersimpan dalam induktor setelah litar menjadi mantap, dalam mJ.

V_s = 12 VR = 5 ΩL = 33 mH

W(∞) = mJ

6.Fana RC & RLSukar

Suis merentasi R₂ telah ditutup untuk masa yang lama, maka arus induktor mantap. Pada t = 0 suis dibuka. Cari arus induktor i pada t = 15 ms.

V_s = 6 VR₁ = 5 ΩR₂ = 10 ΩL = 220 mHt = 15 ms

i = A

7.Perintang bersiri & selariSederhana

Cari arus I_R2 melalui R₂.

V₁ = 24 VR₁ = 3 ΩR₂ = 4 ΩR₃ = 6 ΩR₄ = 15 Ω

I_R2 = A

8.Perintang bersiri & selariSukar

Cari rintangan setara R_eq yang dilihat oleh sumber V₁.

V₁ = 36 VR₁ = 6 ΩR₂ = 8 ΩR₃ = 5 ΩR₄ = 30 ΩR₅ = 10 ΩR₆ = 4 Ω

R_eq = Ω

9.Penukar DC-DCSederhana

Penukar boost unggul menukar 48 V kepada 80 V pada 25 kHz dengan L = 330 µH. Cari arus riak puncak-ke-puncak induktor ΔI_L.

Vin = 48 VVo = 80 Vf = 25 kHzL = 330 µH

ΔI_L = A

10.Penukar DC-DCSukar

Penukar buck unggul menukar 9 V kepada 5.4 V untuk beban 20 Ω pada 100 kHz. Cari kearuhan terkecil L_crit untuk pengaliran selanjar.

Vin = 9 VVo = 5.4 Vf = 100 kHzR = 20 Ω

L_crit = µH

11.Jambatan Wheatstone & tolok terikanSederhana

Cari rintangan Thévenin R_th bagi jambatan yang ditunjukkan, dilihat dari terminal output a dan b.

V_s = 9 VR₁ = 20 ΩR₂ = 250 ΩR₃ = 50 ΩR₄ = 250 Ω

R_th = Ω

12.Jambatan Wheatstone & tolok terikanSukar

Jambatan dengan lengan 120 Ω diujakan dengan 3 V dan mempunyai dua tolok aktif pada lengan bersebelahan, satu dalam tegangan dan satu dalam mampatan (jambatan separuh). Faktor tolok ialah 2 dan terikan ialah 600 µε. Cari output jambatan V_o dalam mV.

V_s = 3 VGF = 2ε = 600 µε

V_o = mV

13.Logik digital: get, peta K & flip-flopSederhana

Multipleks 4-ke-1 mempunyai input pilih S₁ = A dan S₀ = B, dan input datanya diikat kepada I₀ = C′, I₁ = C′, I₂ = 0, I₃ = 0. Bagi berapa daripada 8 gabungan A, B dan C output F = 1? Cari N.

I₀ = C′I₁ = C′I₂ = 0I₃ = 0

N =

14.Logik digital: get, peta K & flip-flopSukar

Cari bentuk SOP minimum bagi F(A, B, C, D) = Σm(0, 1, 2, 7, 12, 14) + d(4, 6, 15), dengan d menandakan keadaan tidak peduli. Berapa banyak literal L yang terkandung dalamnya?

F(A, B, C, D) = Σm(0, 1, 2, 7, 12, 14) + d(4, 6, 15)

L =

3Larutan

1.Diod & transistor

Jawapan: I_Z = 2.721 mA

Pengatur Zener: diod Zener pincang songsang mengekalkan voltannya V_Z selagi arusnya kekal di atas minimum I_Z,min. Perintang siri R menanggung beza antara input dan output: I_R = (V_in − V_Z)/R. Arus itu terbahagi antara beban, I_L = V_Z/R_L, dan Zener: I_Z = I_R − I_L. Reka untuk kes terburuk: input terendah dengan beban terbesar masih mesti meninggalkan I_Z,min, dan input tertinggi tanpa beban memberikan kuasa Zener terbesar P_Z = V_Z·I_Z.

Arus perintang

I_R = 2.9/330 = 8.788 mA

Arus beban

I_L = 9.1/1500 = 6.067 mA

Arus Zener

I_Z = 8.788 − 6.067 = 2.721 mA

Jawapan

I_Z = 2.721 mA

2.Diod & transistor

Jawapan: R_B = 2.083 kΩ

BJT sebagai suis: untuk menghidupkan beban sepenuhnya, transistor dipacu ke dalam ketepuan, di mana V_CE = V_CE(sat) dan arus pengumpul ditentukan oleh beban: I_C(sat) = (V_CC − V_CE(sat))/R_C. Ketepuan memerlukan sekurang-kurangnya I_B = I_C(sat)/β. Jika arus tapak lebih kecil, transistor kekal aktif dan I_C = β·I_B.

Arus pengumpul dalam ketepuan

I_C(sat) = (9 − 0.2)/470 = 18.72 mA

Arus tapak minimum

I_B(min) = I_C(sat)/β = 18.72/150 = 124.8 µA

Arus tapak reka bentuk

I_B = 10·124.8 µA = 1248 µA

Perintang tapak

R_B = (3.3 − 0.7)/I_B = 2.6 V/1.248 mA = 2.083 kΩ

Jawapan

R_B = 2.083 kΩ

3.Litar op-amp

Jawapan: V_out = −5.5 V

Peraturan op-amp unggul: dengan suap balik negatif, op-amp memacu keluarannya supaya kedua-dua masukannya berada pada voltan yang sama (V₋ = V₊), dan tiada arus mengalir ke dalam mana-mana masukan. Menulis KCL pada masukan songsang dengan dua fakta ini memberikan keluaran.

Masukan songsang mengikut masukan

V₋ = V₊ = −0.5 V

I = V₋/R₁ = −0.5/1 = −0.5 mA

Voltan keluaran

Arus melalui R₁ juga mengalir melalui R_f.

V_out = V₋ + I·R_f = −0.5 + (−0.5)·10 = −5.5 V

Jawapan

V_out = −5.5 V

4.Litar op-amp

Jawapan: V_out = 0.8264 V

Arus masukan dan kadar cerun

kΩ darab µF memberikan milisaat.

RC = 22 kΩ · 2.2 µF = 48.4 ms

kadar cerun = −V_in/(RC) = −(−0.2)/48.4 = 0.004132 V/ms

Keluaran pada masa yang diberikan

Nilai unggul terletak di dalam ±V_sat, maka pengamir belum terpotong.

V_out = −V_in·t/(RC) = −(−0.2)·200/48.4 = 0.8264 V

Jawapan

V_out = 0.8264 V

5.Fana RC & RL

Jawapan: W(∞) = 95.04 mJ

Fana peringkat pertama: dalam litar dengan satu kapasitor atau satu induktor, setiap voltan dan arus bergerak secara eksponen daripada nilai awalnya kepada nilai akhirnya: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ, dengan τ = RC atau τ = L/R. Selepas kira-kira 5τ litar telah mantap.

Pemalar masa dan arus akhir

Lama selepas suis ditutup, induktor berkelakuan seperti litar pintas, jadi arus akhir ditentukan oleh R sahaja.

τ = L/R = 33 mH / 5 Ω = 6.6 ms

i(∞) = V_s/R = 12/5 = 2.4 A

Tenaga tersimpan

W(∞) = ½·L·i(∞)² = ½·33·2.4² = 95.04 mJ

Jawapan

W(∞) = 95.04 mJ

6.Fana RC & RL

Jawapan: i = 0.6877 A

Nilai awal, nilai akhir, pemalar masa

Sebelum t = 0 suis yang tertutup memintaskan R₂; selepas itu R₁ dan R₂ kedua-duanya berada dalam gelung.

i(0) = 6/5 = 1.2 A

i(∞) = 6/(5 + 10) = 0.4 A

τ = L/R = 220/15 = 14.67 ms

i(t) = 0.4 + (1.2 − 0.4)·e^−t/τ

Arus pada masa yang diberi

i(15) = 0.4 + (0.8)·e^−15/14.67 = 0.6877 A

Jawapan

i = 0.6877 A

7.Perintang bersiri & selari

Jawapan: I_R2 = 3.17 A

Perintang bersiri dan selari: dalam sambungan bersiri arus yang sama mengalir melalui setiap perintang dan R = R₁ + R₂ + …. Dalam sambungan selari setiap perintang mempunyai voltan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Rangkaian tangga dipermudahkan sepasang demi sepasang sehingga tinggal satu rintangan setara.

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₃ + R₄ = 6 + 15 = 21 Ω

R₂ ∥ 21 = 4·21/(4+21) = 3.36 Ω

R_eq = R₁ + 3.36 = 3 + 3.36 = 6.36 Ω

Arus daripada sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberikan arus yang dibekalkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 24/6.36 = 3.774 A

Arus melalui R₂

Tolak susutan merentasi R₁ untuk mendapatkan voltan pada nod A, iaitu voltan merentasi R₂.

V_A = V₁ − I_R1·R₁ = 24 − 3.774·3 = 12.68 V

I_R2 = V_A/R₂ = 12.68/4 = 3.17 A

Jawapan

I_R2 = 3.17 A

8.Perintang bersiri & selari

Jawapan: R_eq = 11.16 Ω

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₅ + R₆ = 10 + 4 = 14 Ω

R₄ ∥ 14 = 9.545 Ω

R₃ + 9.545 = 14.55 Ω

R₂ ∥ 14.55 = 5.161 Ω

R_eq = R₁ + 5.161 = 6 + 5.161 = 11.16 Ω

Jawapan

R_eq = 11.16 Ω

9.Penukar DC-DC

Jawapan: ΔI_L = 2.327 A

Penukar DC-DC: suis S dihidupkan untuk pecahan D bagi setiap tempoh T = 1/f. Dalam keadaan mantap voltan purata induktor ialah sifar (imbangan volt-saat), yang memberikan nisbah penukaran unggul dalam pengaliran selanjar: buck V_o = D·V_in, boost V_o = V_in/(1 − D), buck-boost menyongsang |V_o| = V_in·D/(1 − D). Penukar unggul mengekalkan kuasa: V_in·I_in = V_o·I_o. Semasa S hidup, arus induktor naik sebanyak ΔI_L = V_L·D·T/L, dengan V_L = V_in − V_o untuk buck dan V_in untuk boost dan buck-boost. Riak output ialah ΔV_o = ΔI_L/(8fC) untuk buck dan I_o·D/(fC) untuk boost dan buck-boost. Arus induktor hanya menyentuh sifar (sempadan CCM) apabila arus induktor purata sama dengan ΔI_L/2.

Kitar tugas

D = 1 − 48/80 = 0.4

Voltan induktor semasa masa hidup

Semasa S hidup, induktor berada terus merentasi V_in.

V_L = 48 V

Arus riak

ΔI_L = V_L·D/(L·f) = 48·0.4/(330·10⁻⁶·25·10³) = 2.327 A

Jawapan

ΔI_L = 2.327 A

10.Penukar DC-DC

Jawapan: L_crit = 40 µH

Kitar tugas

D = 5.4/9 = 0.6

Syarat sempadan

Tetapkan arus induktor purata sama dengan separuh arus riak dan selesaikan untuk L.

L_crit = (1 − D)·R/(2f)

Kearuhan genting

L_crit = (1 − 0.6)·20/(2100·10³) = 40 µH

Jawapan

L_crit = 40 µH

11.Jambatan Wheatstone & tolok terikan

Jawapan: R_th = 60.19 Ω

Jambatan Wheatstone: dua pembahagi voltan berkongsi satu bekalan V_s. Pembahagi kiri R₁–R₂ memberikan V_a = V_s·R₂/(R₁ + R₂) dan pembahagi kanan R₃–R₄ memberikan V_b = V_s·R₄/(R₃ + R₄); outputnya ialah V_ab = V_a − V_b. Jambatan seimbang (V_ab = 0, tiada arus dalam meter) apabila R₁/R₂ = R₃/R₄, iaitu R₁·R₄ = R₂·R₃. Dilihat dari output, jambatan ialah sumber Thévenin dengan R_th = R₁∥R₂ + R₃∥R₄.

Bekalan dilitar pintaskan

R₁∥R₂ = 20·250/270 = 18.52 Ω

R₃∥R₄ = 50·250/300 = 41.67 Ω

Rintangan Thévenin

R_th = 60.19 Ω

Jawapan

R_th = 60.19 Ω

12.Jambatan Wheatstone & tolok terikan

Jawapan: V_o = 1.8 mV

Tolok terikan: tolok mengubah rintangannya dengan terikan: ΔR/R = GF·ε, dengan faktor tolok GF kira-kira 2 untuk kerajang logam. Dalam jambatan dengan semua lengan sama dengan R, satu tolok aktif (jambatan suku) memberikan V_o ≈ V_s·GF·ε/4. Dua tolok aktif dengan terikan bertentangan pada lengan bersebelahan (jambatan separuh) memberikan V_s·GF·ε/2, dan empat (jambatan penuh) memberikan V_s·GF·ε. Tegasan diperoleh daripada hukum Hooke, σ = E·ε. Sel beban menyatakan kepekaannya dalam mV/V: output pada beban penuh bagi setiap volt pengujaan.

Perubahan rintangan relatif

ΔR/R = 2·600·10⁻⁶ = 0.0012

Output jambatan

V_o = V_s·GF·ε/2 = 3·0.0012/2 = 1.8 mV

Jawapan

V_o = 1.8 mV

13.Logik digital: get, peta K & flip-flop

Jawapan: N = 2

Multipleks: multipleks 2ⁿ-ke-1 menyalurkan satu input datanya ke output; talian pilih, dibaca sebagai nombor perduaan, menentukan yang mana satu. Untuk MUX 4-ke-1 dengan pilih S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Mengikat input data kepada 0, 1, C atau C′ membolehkan MUX menghasilkan sebarang fungsi bagi A, B dan C, yang merupakan cara lazim untuk membina logik dengan satu cip.

Ungkapan output

F = A′B′C′ + A′BC′

Baris dengan F = 1

ABC = 000, 010

N = 2

Jawapan

N = 2

14.Logik digital: get, peta K & flip-flop

Jawapan: L = 9

Peta Karnaugh: sel disusun dalam kod Gray (00, 01, 11, 10), maka sel berjiran, termasuk yang merentasi tepi, berbeza pada tepat satu pemboleh ubah. Kumpulkan 1 dalam segi empat tepat berisi 1, 2, 4, 8 atau 16 sel, sebesar mungkin dan sesedikit mungkin, sehingga setiap 1 diliputi. Setiap kumpulan ialah satu sebutan hasil darab: pemboleh ubah yang kekal malar di dalamnya. Kumpulan 2ᵏ sel kehilangan k pemboleh ubah. Tidak peduli (X) boleh digunakan untuk membesarkan kumpulan tetapi tidak perlu diliputi. Mengumpulkan 0 pula memberi bentuk POS minimum.

Implikan perdana

Kumpulan terbesar yang boleh dibentuk daripada 1 dan X.

BD′, BC, A′D′, A′B′C′

Liputan minimum

F = BD′ + BC + A′D′ + A′B′C′

L = 9

Jawapan

L = 9

ExamProblems · examproblems.com/courses/electronics-1