Elektronik 1: pek ulang kaji kilat

Lembaran formula, langkah kaedah utama untuk setiap topik dan 14 soalan latihan, dengan penyelesaian penuh di bahagian belakang.

Soalan baharu Kembali ke kursus

Dalam tetingkap cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan pada peranti anda.

1Formula dan kaedah

Diod & transistor

Diod (susutan malar): V_D = 0.7 V when conducting
Kawasan aktif: V_BE = 0.7 V, I_C = β·I_B, I_E = (β + 1)·I_B
Pincang tetap: I_B = (V_CC − 0.7)/R_B
Pincang pembahagi: I_B = (V_TH − 0.7)/(R_TH + (β + 1)R_E)
Thévenin bagi pembahagi: V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂
Gelung pengumpul: V_CE = V_CC − I_CR_C − I_ER_E
Ketepuan: I_C(sat) = (V_CC − V_CE(sat))/R_C, I_B ≥ I_C(sat)/β

Litar op-amp

Penguat menyongsang: V_out = −(R_f/R_in)·V_in
Penguat tak menyongsang: V_out = (1 + R_f/R₁)·V_in
Penguat penambah: V_out = −R_f(V₁/R₁ + V₂/R₂)
Op-amp unggul: V₊ = V₋, I_in = 0

Fana RC & RL

Pemalar masa: τ = RC | τ = L/R
Sambutan: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ
Kapasitor pada AT: litar buka; v_C tidak boleh melompat
Induktor pada AT: litar pintas; i_L tidak boleh melompat
Mantap: t ≈ 5τ

Kaedah

Cari nilai awal sejurus selepas pensuisan: voltan kapasitor dan arus induktor tidak boleh melompat.
Cari nilai akhir lama selepas pensuisan: kapasitor bertindak sebagai litar buka, induktor sebagai litar pintas.
Cari pemalar masa: τ = RC atau τ = L/R, menggunakan rintangan yang dilihat oleh kapasitor atau induktor.
Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ.

Perintang bersiri & selari

Perintang bersiri: R_eq = R₁ + R₂ + …
Perintang selari: 1/R_eq = 1/R₁ + 1/R₂ + …
Dua secara selari: R_eq = R₁R₂ / (R₁ + R₂)
Hukum Ohm: V = I·R
Kuasa: P = V·I = I²R = V²/R

Kaedah

Mulakan di hujung rangkaian yang paling jauh daripada terminal.
Gabungkan perintang secara bersiri dengan menambahnya, dan perintang secara selari dengan 1/R = 1/R₁ + 1/R₂ + …
Lukis semula litar selepas setiap langkah.
Ulang sehingga tinggal satu perintang antara terminal.

Penukar DC-DC

Buck: V_o = D·V_in
Boost: V_o = V_in/(1 − D)
Buck-boost menyongsang: |V_o| = V_in·D/(1 − D)
Imbangan kuasa unggul: V_inI_in = V_oI_o
Riak induktor: ΔI_L = V_L,on·D/(L·f); buck V_in − V_o, boost and buck-boost V_in
Arus induktor purata: buck I_o; boost dan buck-boost I_o/(1 − D)
Riak output: buck ΔI_L/(8fC); boost dan buck-boost I_o·D/(fC)
Sempadan CCM: buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Kaedah

Kenal pasti penukar (buck, boost atau buck-boost) dan kitar tugas D daripada nisbah voltan.
Gunakan imbangan volt-saat pada induktor: voltan induktor purata sepanjang satu tempoh ialah sifar.
Cari voltan induktor semasa suis hidup, kemudian ΔI_L = V_L·D/(L·f).
Untuk riak output, cari cas yang mengalir masuk dan keluar kapasitor; untuk sempadan CCM, tetapkan arus induktor purata sama dengan ΔI_L/2.

Jambatan Wheatstone & tolok terikan

Voltan pembahagi: V_a = V_sR₂/(R₁ + R₂), V_b = V_sR₄/(R₃ + R₄)
Pengeluaran: V_ab = V_a − V_b
Imbangan: R₁/R₂ = R₃/R₄
Jambatan wayar gelongsor: R/R_x = l/(100 − l)
Rintangan Thévenin: R_th = R₁∥R₂ + R₃∥R₄
Faktor tolok: ΔR/R = GF·ε
Output jambatan: suku V_s·GF·ε/4, separuh V_s·GF·ε/2, penuh V_s·GF·ε
Perubahan kecil, satu lengan: V_ab ≈ V_s·ΔR/(4R)
Tegasan: σ = E·ε

Kaedah

Anggap jambatan sebagai dua pembahagi voltan merentasi bekalan yang sama.
Untuk keseimbangan, tetapkan R₁/R₂ = R₃/R₄ dan selesaikan untuk perintang yang tidak diketahui.
Untuk jambatan tak seimbang, cari V_a dan V_b daripada pembahagi dan tolakkannya; gunakan setara Thévenin apabila meter membebani output.
Untuk tolok terikan, tukarkan terikan kepada ΔR/R = GF·ε dan gunakan V_s·GF·ε/4, /2 atau ×1 bagi jambatan suku, separuh atau penuh.

Logik digital: get, peta K & flip-flop

Get asas: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Peraturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Susunan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kumpulan 2ᵏ sel: kehilangan k pemboleh ubah
Multipleks 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pembilang: n-bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pembilang riak: f_max = 1/(n·t_pd)
Pembilang gelang dan Johnson: n dan 2n keadaan

Kaedah

Untuk litar, bekerja dari input ke output satu get pada satu masa dan tulis nilai pada setiap wayar, atau tulis ungkapannya dan isi jadual kebenaran.
Untuk pemudahan, letakkan 1 (dan tidak peduli sebagai X) ke dalam peta Karnaugh dengan baris dan lajur kod Gray: 00, 01, 11, 10.
Liputi 1 dengan kumpulan sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8 atau 16 sel, menyambung melepasi tepi; setiap kumpulan ialah satu sebutan hasil darab yang terdiri daripada pemboleh ubah yang kekal malar. Kumpulkan 0 untuk bentuk POS.
Untuk flip-flop dan pembilang, baca input pada setiap pinggir jam yang aktif, tulis keadaan selepas setiap pinggir, dan ingat bahawa pembilang n-bit berpusing semula selepas 2ⁿ keadaan.

2Soalan latihan

1.Diod & transistorSederhana

Satu transistor NPN dengan β = 200 dipincang oleh perintang tapak R_B = 330 kΩ daripada bekalan V_CC = 12 V. Perintang pengumpul ialah R_C = 1.5 kΩ dan pemancar dibumikan. Ambil V_BE = 0.7 V dan andaikan transistor berada dalam kawasan aktif. Cari arus pengumpul I_C dalam mA.

V_CC = 12 VR_B = 330 kΩR_C = 1.5 kΩβ = 200V_BE = 0.7 V

I_C = mA

2.Diod & transistorSukar

Diod dimodelkan sebagai 0.65 V bersiri dengan 25 Ω (ia mengalir di atas 0.65 V). Ia bersiri dengan perintang 100 Ω merentasi bekalan 6 V. Cari arus operasi I_D di mana garis diod bertemu garis beban.

V_s = 6 VR = 100 ΩV₀ = 0.65 Vr_d = 25 Ω

I_D = mA

3.Litar op-ampSederhana

Op-amp adalah unggul dan beroperasi daripada bekalan ±15 V. Cari voltan keluaran V_out.

V_in = 5 VR_a = 47 kΩR_b = 10 kΩR₁ = 1 kΩR_f = 1 kΩ

V_out = V

4.Litar op-ampSukar

Penguat penambah menggunakan op-amp unggul dengan bekalan ±15 V. Cari arus I_f melalui perintang suap balik, yang mengalir ke arah keluaran.

V₁ = 2 VV₂ = −0.5 VR₁ = 10 kΩR₂ = 1 kΩR_f = 4.7 kΩ

I_f = mA

5.Fana RC & RLSederhana

Induktor tidak membawa arus sebelum suis ditutup pada t = 0. Berapa lama selepas suis ditutup arus mencapai 50% daripada nilai akhirnya? Cari t.

V_s = 24 VR = 47 ΩL = 220 mH

t = ms

6.Fana RC & RLSukar

Sejurus sebelum suis ditutup pada t = 0, kapasitor menyimpan 6 V dengan polariti seperti yang ditunjukkan. Cari voltan kapasitor v_C pada t = 400 ms.

V_s = 5 VR = 1 kΩC = 220 µFv_C(0) = 6 Vt = 400 ms

v_C = V

7.Perintang bersiri & selariSederhana

Cari arus I_R1 yang dibekalkan oleh sumber, yang mengalir melalui R₁.

V₁ = 18 VR₁ = 5 ΩR₂ = 15 ΩR₃ = 3 ΩR₄ = 20 Ω

I_R1 = A

8.Perintang bersiri & selariSukar

Cari rintangan setara R_eq yang dilihat oleh sumber V₁.

V₁ = 10 VR₁ = 12 ΩR₂ = 4 ΩR₃ = 5 ΩR₄ = 8 ΩR₅ = 6 ΩR₆ = 5 Ω

R_eq = Ω

9.Penukar DC-DCSederhana

Penukar boost unggul menukar 36 V kepada 72 V pada 50 kHz dengan L = 220 µH. Cari arus riak puncak-ke-puncak induktor ΔI_L.

Vin = 36 VVo = 72 Vf = 50 kHzL = 220 µH

ΔI_L = A

10.Penukar DC-DCSukar

Penukar boost unggul menukar 24 V kepada 40 V untuk beban 10 Ω pada 200 kHz. Cari kearuhan terkecil L_crit untuk pengaliran selanjar.

Vin = 24 VVo = 40 Vf = 200 kHzR = 10 Ω

L_crit = µH

11.Jambatan Wheatstone & tolok terikanSederhana

Tolok terikan 150 Ω ialah satu lengan (R₂) jambatan dengan empat lengan 150 Ω yang sama dan pengujaan 2 V. Cari kuasa P_g yang dilesapkan dalam tolok, dalam mW. Pemanasan sendiri mengehadkan pengujaan.

V_s = 2 VR = 150 Ω

P_g = mW

12.Jambatan Wheatstone & tolok terikanSukar

Tolok terikan (GF = 2.1) pada anggota dengan E = 70 GPa membentuk jambatan suku yang diujakan dengan 5 V. Output menunjukkan 2.1 mV. Cari tegasan paksi σ dalam MPa.

V_s = 5 VGF = 2.1V_o = 2.1 mVE = 70 GPa

σ = MPa

13.Logik digital: get, peta K & flip-flopSederhana

Gunakan peta Karnaugh untuk mencari bentuk hasil tambah hasil darab (SOP) minimum bagi F(A, B, C, D) = Σm(0, 2, 4, 10, 13, 14, 15). Berapa banyak literal L yang terkandung dalamnya secara keseluruhan (pemboleh ubah berperdana dikira satu literal)?

F(A, B, C, D) = Σm(0, 2, 4, 10, 13, 14, 15)

L =

14.Logik digital: get, peta K & flip-flopSukar

Cari bentuk SOP minimum bagi F(A, B, C, D) = Σm(1, 4, 7, 9, 10, 11, 12) + d(3, 5, 13, 14), dengan d menandakan keadaan tidak peduli. Berapa banyak literal L yang terkandung dalamnya?

F(A, B, C, D) = Σm(1, 4, 7, 9, 10, 11, 12) + d(3, 5, 13, 14)

L =

3Larutan

1.Diod & transistor

Jawapan: I_C = 6.848 mA

Titik pincang BJT: dalam kawasan aktif V_BE = 0.7 V, I_C = β·I_B dan I_E = (β + 1)·I_B. Cari I_B daripada gelung tapak dengan KVL, kemudian I_C, kemudian V_CE daripada gelung pengumpul–pemancar. Pembahagi voltan pada tapak digantikan dengan setara Thévenin V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂; perintang pemancar kelihatan (β + 1) kali lebih besar dalam gelung tapak.

Arus tapak

I_B = (V_CC − V_BE)/R_B = (12 − 0.7)/330 kΩ = 34.24 µA

Arus pengumpul

I_C = β·I_B = 200·34.24 µA = 6.848 mA

Jawapan

I_C = 6.848 mA

Semak: V_CE = 1.727 V jauh melebihi 0.2 V, jadi transistor memang aktif.

2.Diod & transistor

Jawapan: I_D = 42.8 mA

Litar LED dan diod: LED pincang depan menyusutkan kira-kira voltan depannya V_F (kira-kira 2 V untuk merah, 3 V untuk biru atau putih), walau apa pun arusnya. Perintang siri menetapkan arus: R = (V_s − n·V_F)/I untuk n LED bersiri. Dengan model diod yang lebih tepat V = V₀ + I·r_d, titik operasi ialah di mana garis diod bertemu garis beban I = (V_s − V)/R, jadi I = (V_s − V₀)/(R + r_d).

Gabungkan kedua-dua persamaan

6 = 0.65 + I·(100 + 25)

Arus operasi

I_D = 5.35/125 = 42.8 mA

V_D = 0.65 + 0.0428·25 = 1.72 V

Jawapan

I_D = 42.8 mA

3.Litar op-amp

Jawapan: V_out = 1.754 V

Peraturan op-amp unggul: dengan suap balik negatif, op-amp memacu keluarannya supaya kedua-dua masukannya berada pada voltan yang sama (V₋ = V₊), dan tiada arus mengalir ke dalam mana-mana masukan. Menulis KCL pada masukan songsang dengan dua fakta ini memberikan keluaran.

Voltan pada masukan +

V₊ = V_in·R_b/(R_a + R_b) = 5·10/(47 + 10) = 0.8772 V

Gandaan tidak menyongsang

V₋ = V₊, dan arus melalui R₁ juga mengalir melalui R_f.

V_out = V₊·(1 + R_f/R₁) = 0.8772·(1 + 1/1) = 1.754 V

Jawapan

V_out = 1.754 V

4.Litar op-amp

Jawapan: I_f = −0.3 mA

Arus masukan

V₋ = 0, jadi setiap perintang masukan mempunyai voltan masukan penuhnya merentasinya.

I₁ = V₁/R₁ = 2/10 = 0.2 mA

I₂ = V₂/R₂ = −0.5/1 = −0.5 mA

I_f = I₁ + I₂ = −0.3 mA

Jawapan

I_f = −0.3 mA

5.Fana RC & RL

Jawapan: t = 3.245 ms

Fana peringkat pertama: dalam litar dengan satu kapasitor atau satu induktor, setiap voltan dan arus bergerak secara eksponen daripada nilai awalnya kepada nilai akhirnya: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ, dengan τ = RC atau τ = L/R. Selepas kira-kira 5τ litar telah mantap.

Pemalar masa dan arus akhir

Lama selepas suis ditutup, induktor berkelakuan seperti litar pintas, jadi arus akhir ditentukan oleh R sahaja.

τ = L/R = 220 mH / 47 Ω = 4.681 ms

i(∞) = V_s/R = 24/47 = 0.5106 A

Selesaikan untuk masa

0.5 = 1 − e^−t/τ → t = −τ·ln(1 − 0.5)

t = −4.681·ln(0.5) = 3.245 ms

Jawapan

t = 3.245 ms

6.Fana RC & RL

Jawapan: v_C = 5.162 V

Nilai awal, nilai akhir, pemalar masa

Voltan kapasitor tidak boleh melompat, jadi ia bermula pada nilai yang tersimpan dan menuju ke voltan sumber.

v_C(0) = 6 V, v_C(∞) = V_s = 5 V

τ = R·C = 1 kΩ · 220 µF = 220 ms

v_C(t) = 5 + (6 − 5)·e^−t/τ

Voltan pada masa yang diberi

v_C(400) = 5 + (1)·e^−400/220 = 5.162 V

Jawapan

v_C = 5.162 V

7.Perintang bersiri & selari

Jawapan: I_R1 = 1.279 A

Perintang bersiri dan selari: dalam sambungan bersiri arus yang sama mengalir melalui setiap perintang dan R = R₁ + R₂ + …. Dalam sambungan selari setiap perintang mempunyai voltan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Rangkaian tangga dipermudahkan sepasang demi sepasang sehingga tinggal satu rintangan setara.

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₃ + R₄ = 3 + 20 = 23 Ω

R₂ ∥ 23 = 15·23/(15+23) = 9.079 Ω

R_eq = R₁ + 9.079 = 5 + 9.079 = 14.08 Ω

Arus daripada sumber

Sumber hanya melihat R_eq, jadi hukum Ohm memberikan arus yang dibekalkannya. Arus itu mengalir melalui R₁.

I_R1 = V₁/R_eq = 18/14.08 = 1.279 A

Jawapan

I_R1 = 1.279 A

8.Perintang bersiri & selari

Jawapan: R_eq = 14.83 Ω

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₅ + R₆ = 6 + 5 = 11 Ω

R₄ ∥ 11 = 4.632 Ω

R₃ + 4.632 = 9.632 Ω

R₂ ∥ 9.632 = 2.826 Ω

R_eq = R₁ + 2.826 = 12 + 2.826 = 14.83 Ω

Jawapan

R_eq = 14.83 Ω

9.Penukar DC-DC

Jawapan: ΔI_L = 1.636 A

Penukar DC-DC: suis S dihidupkan untuk pecahan D bagi setiap tempoh T = 1/f. Dalam keadaan mantap voltan purata induktor ialah sifar (imbangan volt-saat), yang memberikan nisbah penukaran unggul dalam pengaliran selanjar: buck V_o = D·V_in, boost V_o = V_in/(1 − D), buck-boost menyongsang |V_o| = V_in·D/(1 − D). Penukar unggul mengekalkan kuasa: V_in·I_in = V_o·I_o. Semasa S hidup, arus induktor naik sebanyak ΔI_L = V_L·D·T/L, dengan V_L = V_in − V_o untuk buck dan V_in untuk boost dan buck-boost. Riak output ialah ΔV_o = ΔI_L/(8fC) untuk buck dan I_o·D/(fC) untuk boost dan buck-boost. Arus induktor hanya menyentuh sifar (sempadan CCM) apabila arus induktor purata sama dengan ΔI_L/2.

Kitar tugas

D = 1 − 36/72 = 0.5

Voltan induktor semasa masa hidup

Semasa S hidup, induktor berada terus merentasi V_in.

V_L = 36 V

Arus riak

ΔI_L = V_L·D/(L·f) = 36·0.5/(220·10⁻⁶·50·10³) = 1.636 A

Jawapan

ΔI_L = 1.636 A

10.Penukar DC-DC

Jawapan: L_crit = 3.6 µH

Kitar tugas

D = 1 − 24/40 = 0.4

Syarat sempadan

Tetapkan arus induktor purata sama dengan separuh arus riak dan selesaikan untuk L.

L_crit = D(1 − D)²·R/(2f)

Kearuhan genting

L_crit = 0.4(1 − 0.4)²·10/(2200·10³) = 3.6 µH

Jawapan

L_crit = 3.6 µH

11.Jambatan Wheatstone & tolok terikan

Jawapan: P_g = 6.667 mW

Jambatan Wheatstone: dua pembahagi voltan berkongsi satu bekalan V_s. Pembahagi kiri R₁–R₂ memberikan V_a = V_s·R₂/(R₁ + R₂) dan pembahagi kanan R₃–R₄ memberikan V_b = V_s·R₄/(R₃ + R₄); outputnya ialah V_ab = V_a − V_b. Jambatan seimbang (V_ab = 0, tiada arus dalam meter) apabila R₁/R₂ = R₃/R₄, iaitu R₁·R₄ = R₂·R₃. Dilihat dari output, jambatan ialah sumber Thévenin dengan R_th = R₁∥R₂ + R₃∥R₄.

Voltan merentasi tolok

V = 2/2 = 1 V

Kuasa

P_g = 1²/150 = 6.667 mW

Jawapan

P_g = 6.667 mW

12.Jambatan Wheatstone & tolok terikan

Jawapan: σ = 56 MPa

Tolok terikan: tolok mengubah rintangannya dengan terikan: ΔR/R = GF·ε, dengan faktor tolok GF kira-kira 2 untuk kerajang logam. Dalam jambatan dengan semua lengan sama dengan R, satu tolok aktif (jambatan suku) memberikan V_o ≈ V_s·GF·ε/4. Dua tolok aktif dengan terikan bertentangan pada lengan bersebelahan (jambatan separuh) memberikan V_s·GF·ε/2, dan empat (jambatan penuh) memberikan V_s·GF·ε. Tegasan diperoleh daripada hukum Hooke, σ = E·ε. Sel beban menyatakan kepekaannya dalam mV/V: output pada beban penuh bagi setiap volt pengujaan.

Terikan

ε = 4·0.0021/(5·2.1) = 0.0008

Tegasan

σ = 70·10³ MPa·0.0008 = 56 MPa

Jawapan

σ = 56 MPa

13.Logik digital: get, peta K & flip-flop

Jawapan: L = 12

Peta Karnaugh: sel disusun dalam kod Gray (00, 01, 11, 10), maka sel berjiran, termasuk yang merentasi tepi, berbeza pada tepat satu pemboleh ubah. Kumpulkan 1 dalam segi empat tepat berisi 1, 2, 4, 8 atau 16 sel, sebesar mungkin dan sesedikit mungkin, sehingga setiap 1 diliputi. Setiap kumpulan ialah satu sebutan hasil darab: pemboleh ubah yang kekal malar di dalamnya. Kumpulan 2ᵏ sel kehilangan k pemboleh ubah. Tidak peduli (X) boleh digunakan untuk membesarkan kumpulan tetapi tidak perlu diliputi. Mengumpulkan 0 pula memberi bentuk POS minimum.

Kumpulkan 1

Setiap kumpulan ialah segi empat tepat 2ᵏ sel; sel tepi berjiran dengan sel pada tepi bertentangan.

B′CD′

A′C′D′

ACD′

ABD

Bentuk SOP minimum

F = B′CD′ + A′C′D′ + ACD′ + ABD

L = 12

Jawapan

L = 12

Terdapat pengumpulan lain yang sama saiz; ia mempunyai bilangan sebutan dan literal yang sama.

14.Logik digital: get, peta K & flip-flop

Jawapan: L = 9

Implikan perdana

Kumpulan terbesar yang boleh dibentuk daripada 1 dan X.

C′D, B′D, BC′, A′D, ACD′, ABD′, AB′C

Liputan minimum

F = B′D + BC′ + A′D + ACD′

L = 9

Jawapan

L = 9

Terdapat pengumpulan lain yang sama saiz; ia mempunyai bilangan sebutan dan literal yang sama.

ExamProblems · examproblems.com/courses/electronics-1