Elektronik 1: pek ulang kaji kilat

Lembaran formula, langkah kaedah utama untuk setiap topik dan 14 soalan latihan, dengan penyelesaian penuh di bahagian belakang.

Soalan baharu Kembali ke kursus

Dalam tetingkap cetak, pilih “Simpan sebagai PDF” untuk menyimpan salinan pada peranti anda.

1Formula dan kaedah

Diod & transistor

Diod (susutan malar): V_D = 0.7 V when conducting
Kawasan aktif: V_BE = 0.7 V, I_C = β·I_B, I_E = (β + 1)·I_B
Pincang tetap: I_B = (V_CC − 0.7)/R_B
Pincang pembahagi: I_B = (V_TH − 0.7)/(R_TH + (β + 1)R_E)
Thévenin bagi pembahagi: V_TH = V_CC·R₂/(R₁ + R₂), R_TH = R₁∥R₂
Gelung pengumpul: V_CE = V_CC − I_CR_C − I_ER_E
Ketepuan: I_C(sat) = (V_CC − V_CE(sat))/R_C, I_B ≥ I_C(sat)/β

Litar op-amp

Penguat menyongsang: V_out = −(R_f/R_in)·V_in
Penguat tak menyongsang: V_out = (1 + R_f/R₁)·V_in
Penguat penambah: V_out = −R_f(V₁/R₁ + V₂/R₂)
Op-amp unggul: V₊ = V₋, I_in = 0

Fana RC & RL

Pemalar masa: τ = RC | τ = L/R
Sambutan: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ
Kapasitor pada AT: litar buka; v_C tidak boleh melompat
Induktor pada AT: litar pintas; i_L tidak boleh melompat
Mantap: t ≈ 5τ

Kaedah

Cari nilai awal sejurus selepas pensuisan: voltan kapasitor dan arus induktor tidak boleh melompat.
Cari nilai akhir lama selepas pensuisan: kapasitor bertindak sebagai litar buka, induktor sebagai litar pintas.
Cari pemalar masa: τ = RC atau τ = L/R, menggunakan rintangan yang dilihat oleh kapasitor atau induktor.
Gunakan x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ.

Perintang bersiri & selari

Perintang bersiri: R_eq = R₁ + R₂ + …
Perintang selari: 1/R_eq = 1/R₁ + 1/R₂ + …
Dua secara selari: R_eq = R₁R₂ / (R₁ + R₂)
Hukum Ohm: V = I·R
Kuasa: P = V·I = I²R = V²/R

Kaedah

Mulakan di hujung rangkaian yang paling jauh daripada terminal.
Gabungkan perintang secara bersiri dengan menambahnya, dan perintang secara selari dengan 1/R = 1/R₁ + 1/R₂ + …
Lukis semula litar selepas setiap langkah.
Ulang sehingga tinggal satu perintang antara terminal.

Penukar DC-DC

Buck: V_o = D·V_in
Boost: V_o = V_in/(1 − D)
Buck-boost menyongsang: |V_o| = V_in·D/(1 − D)
Imbangan kuasa unggul: V_inI_in = V_oI_o
Riak induktor: ΔI_L = V_L,on·D/(L·f); buck V_in − V_o, boost and buck-boost V_in
Arus induktor purata: buck I_o; boost dan buck-boost I_o/(1 − D)
Riak output: buck ΔI_L/(8fC); boost dan buck-boost I_o·D/(fC)
Sempadan CCM: buck (1 − D)R/(2f); boost D(1 − D)²R/(2f); buck-boost (1 − D)²R/(2f)

Kaedah

Kenal pasti penukar (buck, boost atau buck-boost) dan kitar tugas D daripada nisbah voltan.
Gunakan imbangan volt-saat pada induktor: voltan induktor purata sepanjang satu tempoh ialah sifar.
Cari voltan induktor semasa suis hidup, kemudian ΔI_L = V_L·D/(L·f).
Untuk riak output, cari cas yang mengalir masuk dan keluar kapasitor; untuk sempadan CCM, tetapkan arus induktor purata sama dengan ΔI_L/2.

Jambatan Wheatstone & tolok terikan

Voltan pembahagi: V_a = V_sR₂/(R₁ + R₂), V_b = V_sR₄/(R₃ + R₄)
Pengeluaran: V_ab = V_a − V_b
Imbangan: R₁/R₂ = R₃/R₄
Jambatan wayar gelongsor: R/R_x = l/(100 − l)
Rintangan Thévenin: R_th = R₁∥R₂ + R₃∥R₄
Faktor tolok: ΔR/R = GF·ε
Output jambatan: suku V_s·GF·ε/4, separuh V_s·GF·ε/2, penuh V_s·GF·ε
Perubahan kecil, satu lengan: V_ab ≈ V_s·ΔR/(4R)
Tegasan: σ = E·ε

Kaedah

Anggap jambatan sebagai dua pembahagi voltan merentasi bekalan yang sama.
Untuk keseimbangan, tetapkan R₁/R₂ = R₃/R₄ dan selesaikan untuk perintang yang tidak diketahui.
Untuk jambatan tak seimbang, cari V_a dan V_b daripada pembahagi dan tolakkannya; gunakan setara Thévenin apabila meter membebani output.
Untuk tolok terikan, tukarkan terikan kepada ΔR/R = GF·ε dan gunakan V_s·GF·ε/4, /2 atau ×1 bagi jambatan suku, separuh atau penuh.

Logik digital: get, peta K & flip-flop

Get asas: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Peraturan Boolean: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Susunan peta Karnaugh: 00, 01, 11, 10 (Gray code)
Kumpulan 2ᵏ sel: kehilangan k pemboleh ubah
Multipleks 4-ke-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flop: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Pembilang: n-bit: 2ⁿ keadaan; mod-N: n terkecil dengan 2ⁿ ≥ N; f_out = f_clk/N
Pembilang riak: f_max = 1/(n·t_pd)
Pembilang gelang dan Johnson: n dan 2n keadaan

Kaedah

Untuk litar, bekerja dari input ke output satu get pada satu masa dan tulis nilai pada setiap wayar, atau tulis ungkapannya dan isi jadual kebenaran.
Untuk pemudahan, letakkan 1 (dan tidak peduli sebagai X) ke dalam peta Karnaugh dengan baris dan lajur kod Gray: 00, 01, 11, 10.
Liputi 1 dengan kumpulan sesedikit dan sebesar mungkin yang berisi 1, 2, 4, 8 atau 16 sel, menyambung melepasi tepi; setiap kumpulan ialah satu sebutan hasil darab yang terdiri daripada pemboleh ubah yang kekal malar. Kumpulkan 0 untuk bentuk POS.
Untuk flip-flop dan pembilang, baca input pada setiap pinggir jam yang aktif, tulis keadaan selepas setiap pinggir, dan ingat bahawa pembilang n-bit berpusing semula selepas 2ⁿ keadaan.

2Soalan latihan

1.Diod & transistorSederhana

3 LED biru (voltan depan 3.2 V setiap satu) disambung bersiri dengan perintang kepada bekalan 24 V. Cari rintangan R yang menetapkan arus kepada 5 mA.

V_s = 24 VV_F = 3.2 Vn = 3I = 5 mA

R = Ω

2.Diod & transistorSukar

Diod dimodelkan sebagai 0.65 V bersiri dengan 50 Ω (ia mengalir di atas 0.65 V). Ia bersiri dengan perintang 220 Ω merentasi bekalan 6 V. Cari arus operasi I_D di mana garis diod bertemu garis beban.

V_s = 6 VR = 220 ΩV₀ = 0.65 Vr_d = 50 Ω

I_D = mA

3.Litar op-ampSederhana

Op-amp itu unggul dan dijalankan daripada bekalan ±15 V; keluarannya tepu pada ±12 V. Penguat menyongsang digerakkan oleh gelombang sinus. Cari amplitud masukan terbesar V_in,max (nilai puncak) supaya keluaran tidak terpotong.

R₁ = 1 kΩR_f = 2 kΩV_sat = ±12 V

V_in,max = V

4.Litar op-ampSukar

Pengamir menggunakan op-amp unggul dengan bekalan ±15 V; keluarannya tepu pada ±13 V. Kapasitor tidak bercas apabila masukan malar V_in = −2.3 V dikenakan pada t = 0. Cari voltan keluaran V_out pada t = 200 ms.

V_in = −2.3 VR = 100 kΩC = 0.47 µFV_sat = ±13 Vt = 200 ms

V_out = V

5.Fana RC & RLSederhana

Induktor tidak membawa arus sebelum suis ditutup pada t = 0. Cari voltan v_L merentasi induktor pada t = 1 ms.

V_s = 5 VR = 47 ΩL = 10 mHt = 1 ms

v_L = V

6.Fana RC & RLSukar

Sejurus sebelum suis ditutup pada t = 0, kapasitor menyimpan 5 V dengan polariti seperti yang ditunjukkan. Cari voltan kapasitor v_C pada t = 60 ms.

V_s = 12 VR = 4.7 kΩC = 22 µFv_C(0) = 5 Vt = 60 ms

v_C = V

7.Perintang bersiri & selariSederhana

Cari rintangan setara R_eq yang dilihat oleh sumber V₁.

V₁ = 9 VR₁ = 12 ΩR₂ = 6 ΩR₃ = 4 ΩR₄ = 5 Ω

R_eq = Ω

8.Perintang bersiri & selariSukar

Cari rintangan setara R_eq yang dilihat oleh sumber V₁.

V₁ = 12 VR₁ = 6 ΩR₂ = 3 ΩR₃ = 25 ΩR₄ = 15 ΩR₅ = 2 ΩR₆ = 6 Ω

R_eq = Ω

9.Penukar DC-DCSederhana

Penukar boost unggul menukar 36 V kepada 120 V pada 25 kHz dengan L = 330 µH. Cari arus riak puncak-ke-puncak induktor ΔI_L.

Vin = 36 VVo = 120 Vf = 25 kHzL = 330 µH

ΔI_L = A

10.Penukar DC-DCSukar

Penukar buck menukar 48 V kepada 36 V pada 200 kHz dengan L = 47 µH. Cari kapasitans output C yang mengehadkan riak output puncak-ke-puncak kepada 50 mV.

Vin = 48 VVo = 36 Vf = 200 kHzL = 47 µHΔV_o = 50 mV

C = µF

11.Jambatan Wheatstone & tolok terikanSederhana

Jambatan dengan empat lengan 120 Ω dibekalkan dengan 2 V. Apabila penderia R₂ berubah, output menunjukkan V_ab = 19.61 mV. Cari perubahan tepat ΔR bagi R₂.

V_s = 2 VR = 120 ΩV_ab = 19.61 mV

ΔR = Ω

12.Jambatan Wheatstone & tolok terikanSukar

Jambatan suku dengan satu tolok aktif (GF = 2) diujakan dengan 5 V. Di bawah beban output menunjukkan 0.5 mV. Cari terikan ε dalam µε.

V_s = 5 VGF = 2V_o = 0.5 mV

ε = µε

13.Logik digital: get, peta K & flip-flopSederhana

Permudahkan F = AC′ + ABC′ + AB + BC kepada bentuk hasil tambah hasil darab minimum. Berapa banyak literal L yang terkandung dalam ungkapan yang dipermudah?

F = AC′ + ABC′ + AB + BC

L =

14.Logik digital: get, peta K & flip-flopSukar

Cari bentuk SOP minimum bagi F(A, B, C, D) = Σm(2, 6, 7, 14) + d(3, 5, 10, 11), dengan d menandakan keadaan tidak peduli. Berapa banyak sebutan hasil darab N yang ada padanya?

F(A, B, C, D) = Σm(2, 6, 7, 14) + d(3, 5, 10, 11)

N =

3Larutan

1.Diod & transistor

Jawapan: R = 2880 Ω

Litar LED dan diod: LED pincang depan menyusutkan kira-kira voltan depannya V_F (kira-kira 2 V untuk merah, 3 V untuk biru atau putih), walau apa pun arusnya. Perintang siri menetapkan arus: R = (V_s − n·V_F)/I untuk n LED bersiri. Dengan model diod yang lebih tepat V = V₀ + I·r_d, titik operasi ialah di mana garis diod bertemu garis beban I = (V_s − V)/R, jadi I = (V_s − V₀)/(R + r_d).

Voltan merentasi perintang

V_R = 24 − 3·3.2 = 14.4 V

Rintangan

R = 14.4/0.005 = 2880 Ω

Jawapan

R = 2880 Ω

Perintang melesapkan 72 mW.

2.Diod & transistor

Jawapan: I_D = 19.81 mA

Gabungkan kedua-dua persamaan

6 = 0.65 + I·(220 + 50)

Arus operasi

I_D = 5.35/270 = 19.81 mA

V_D = 0.65 + 0.01981·50 = 1.641 V

Jawapan

I_D = 19.81 mA

3.Litar op-amp

Jawapan: V_in,max = 6 V

Peraturan op-amp unggul: dengan suap balik negatif, op-amp memacu keluarannya supaya kedua-dua masukannya berada pada voltan yang sama (V₋ = V₊), dan tiada arus mengalir ke dalam mana-mana masukan. Menulis KCL pada masukan songsang dengan dua fakta ini memberikan keluaran.

Gandaan

|A_v| = R_f/R₁ = 2/1 = 2

Masukan terbesar sebelum terpotong

V_in,max = V_sat/|A_v| = 12/2 = 6 V

Jawapan

V_in,max = 6 V

4.Litar op-amp

Jawapan: V_out = 9.787 V

Arus masukan dan kadar cerun

kΩ darab µF memberikan milisaat.

RC = 100 kΩ · 0.47 µF = 47 ms

kadar cerun = −V_in/(RC) = −(−2.3)/47 = 0.04894 V/ms

Keluaran pada masa yang diberikan

Nilai unggul terletak di dalam ±V_sat, maka pengamir belum terpotong.

V_out = −V_in·t/(RC) = −(−2.3)·200/47 = 9.787 V

Jawapan

V_out = 9.787 V

5.Fana RC & RL

Jawapan: v_L = 0.04548 V

Fana peringkat pertama: dalam litar dengan satu kapasitor atau satu induktor, setiap voltan dan arus bergerak secara eksponen daripada nilai awalnya kepada nilai akhirnya: x(t) = x(∞) + [x(0) − x(∞)]·e^−t/τ, dengan τ = RC atau τ = L/R. Selepas kira-kira 5τ litar telah mantap.

Pemalar masa dan arus akhir

Lama selepas suis ditutup, induktor berkelakuan seperti litar pintas, jadi arus akhir ditentukan oleh R sahaja.

τ = L/R = 10 mH / 47 Ω = 0.2128 ms

i(∞) = V_s/R = 5/47 = 0.1064 A

Voltan induktor

Pada t = 0 seluruh voltan bekalan muncul merentasi induktor; kemudian ia susut kepada sifar.

v_L(t) = V_s·e^−t/τ = 5·e^−1/0.2128 = 0.04548 V

Jawapan

v_L = 0.04548 V

6.Fana RC & RL

Jawapan: v_C = 8.082 V

Nilai awal, nilai akhir, pemalar masa

Voltan kapasitor tidak boleh melompat, jadi ia bermula pada nilai yang tersimpan dan menuju ke voltan sumber.

v_C(0) = 5 V, v_C(∞) = V_s = 12 V

τ = R·C = 4.7 kΩ · 22 µF = 103.4 ms

v_C(t) = 12 + (5 − 12)·e^−t/τ

Voltan pada masa yang diberi

v_C(60) = 12 + (−7)·e^−60/103.4 = 8.082 V

Jawapan

v_C = 8.082 V

7.Perintang bersiri & selari

Jawapan: R_eq = 15.6 Ω

Perintang bersiri dan selari: dalam sambungan bersiri arus yang sama mengalir melalui setiap perintang dan R = R₁ + R₂ + …. Dalam sambungan selari setiap perintang mempunyai voltan yang sama dan 1/R = 1/R₁ + 1/R₂ + …. Rangkaian tangga dipermudahkan sepasang demi sepasang sehingga tinggal satu rintangan setara.

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₃ + R₄ = 4 + 5 = 9 Ω

R₂ ∥ 9 = 6·9/(6+9) = 3.6 Ω

R_eq = R₁ + 3.6 = 12 + 3.6 = 15.6 Ω

Jawapan

R_eq = 15.6 Ω

8.Perintang bersiri & selari

Jawapan: R_eq = 8.729 Ω

Gabungkan perintang dari hujung yang jauh

Mulakan dari hujung yang paling jauh daripada sumber dan bergerak balik ke arahnya. Perintang yang membawa arus yang sama adalah bersiri; perintang merentasi dua nod yang sama adalah selari.

R₅ + R₆ = 2 + 6 = 8 Ω

R₄ ∥ 8 = 5.217 Ω

R₃ + 5.217 = 30.22 Ω

R₂ ∥ 30.22 = 2.729 Ω

R_eq = R₁ + 2.729 = 6 + 2.729 = 8.729 Ω

Jawapan

R_eq = 8.729 Ω

9.Penukar DC-DC

Jawapan: ΔI_L = 3.055 A

Penukar DC-DC: suis S dihidupkan untuk pecahan D bagi setiap tempoh T = 1/f. Dalam keadaan mantap voltan purata induktor ialah sifar (imbangan volt-saat), yang memberikan nisbah penukaran unggul dalam pengaliran selanjar: buck V_o = D·V_in, boost V_o = V_in/(1 − D), buck-boost menyongsang |V_o| = V_in·D/(1 − D). Penukar unggul mengekalkan kuasa: V_in·I_in = V_o·I_o. Semasa S hidup, arus induktor naik sebanyak ΔI_L = V_L·D·T/L, dengan V_L = V_in − V_o untuk buck dan V_in untuk boost dan buck-boost. Riak output ialah ΔV_o = ΔI_L/(8fC) untuk buck dan I_o·D/(fC) untuk boost dan buck-boost. Arus induktor hanya menyentuh sifar (sempadan CCM) apabila arus induktor purata sama dengan ΔI_L/2.

Kitar tugas

D = 1 − 36/120 = 0.7

Voltan induktor semasa masa hidup

Semasa S hidup, induktor berada terus merentasi V_in.

V_L = 36 V

Arus riak

ΔI_L = V_L·D/(L·f) = 36·0.7/(330·10⁻⁶·25·10³) = 3.055 A

Jawapan

ΔI_L = 3.055 A

10.Penukar DC-DC

Jawapan: C = 11.97 µF

Kitar tugas

D = 36/48 = 0.75

Arus riak induktor

ΔI_L = (48 − 36)·0.75/(47·10⁻⁶·200·10³) = 0.9574 A

Kapasitans

C = 0.9574/(8·200·10³·50·10⁻³) = 11.97 µF

Jawapan

C = 11.97 µF

11.Jambatan Wheatstone & tolok terikan

Jawapan: ΔR = 4.801 Ω

Jambatan Wheatstone: dua pembahagi voltan berkongsi satu bekalan V_s. Pembahagi kiri R₁–R₂ memberikan V_a = V_s·R₂/(R₁ + R₂) dan pembahagi kanan R₃–R₄ memberikan V_b = V_s·R₄/(R₃ + R₄); outputnya ialah V_ab = V_a − V_b. Jambatan seimbang (V_ab = 0, tiada arus dalam meter) apabila R₁/R₂ = R₃/R₄, iaitu R₁·R₄ = R₂·R₃. Dilihat dari output, jambatan ialah sumber Thévenin dengan R_th = R₁∥R₂ + R₃∥R₄.

Voltan nod

V_a = 1 + 0.01961 = 1.02 V

Selesaikan pembahagi

R₂ = 120·1.02/(2 − 1.02) = 124.8 Ω

ΔR = 124.8 − 120 = 4.801 Ω

Jawapan

ΔR = 4.801 Ω

12.Jambatan Wheatstone & tolok terikan

Jawapan: ε = 200 µε

Tolok terikan: tolok mengubah rintangannya dengan terikan: ΔR/R = GF·ε, dengan faktor tolok GF kira-kira 2 untuk kerajang logam. Dalam jambatan dengan semua lengan sama dengan R, satu tolok aktif (jambatan suku) memberikan V_o ≈ V_s·GF·ε/4. Dua tolok aktif dengan terikan bertentangan pada lengan bersebelahan (jambatan separuh) memberikan V_s·GF·ε/2, dan empat (jambatan penuh) memberikan V_s·GF·ε. Tegasan diperoleh daripada hukum Hooke, σ = E·ε. Sel beban menyatakan kepekaannya dalam mV/V: output pada beban penuh bagi setiap volt pengujaan.

Selesaikan persamaan jambatan suku

ε = 4·0.0005/(5·2) = 0.0002

Dalam mikroterikan

ε = 200 µε

Jawapan

ε = 200 µε

13.Logik digital: get, peta K & flip-flop

Jawapan: L = 4

Aljabar Boolean: peraturan yang memudahkan ungkapan ialah X + X′ = 1 dan X·X′ = 0, X + X = X, penyerapan X + X·Y = X, peraturan penggabungan X·Y + X·Y′ = X, X + X′Y = X + Y dan teorem konsensus XY + X′Z + YZ = XY + X′Z. Hukum De Morgan menukar (X·Y)′ kepada X′ + Y′ dan (X + Y)′ kepada X′·Y′. Peta Karnaugh menggunakan peraturan ini secara grafik: setiap kumpulan dua sel berjiran ialah satu penggunaan XY + XY′ = X.

Minterm ungkapan

AC′ → m(4, 6)

ABC′ → m(6)

AB → m(6, 7)

BC → m(3, 7)

Kumpulkan dan baca

F = BC + AC′

Kira literal

L = 4

Jawapan

L = 4

14.Logik digital: get, peta K & flip-flop

Jawapan: N = 2

Peta Karnaugh: sel disusun dalam kod Gray (00, 01, 11, 10), maka sel berjiran, termasuk yang merentasi tepi, berbeza pada tepat satu pemboleh ubah. Kumpulkan 1 dalam segi empat tepat berisi 1, 2, 4, 8 atau 16 sel, sebesar mungkin dan sesedikit mungkin, sehingga setiap 1 diliputi. Setiap kumpulan ialah satu sebutan hasil darab: pemboleh ubah yang kekal malar di dalamnya. Kumpulan 2ᵏ sel kehilangan k pemboleh ubah. Tidak peduli (X) boleh digunakan untuk membesarkan kumpulan tetapi tidak perlu diliputi. Mengumpulkan 0 pula memberi bentuk POS minimum.

Implikan perdana

Kumpulan terbesar yang boleh dibentuk daripada 1 dan X.

CD′, B′C, A′C, A′BD

Liputan minimum

F = CD′ + A′C

N = 2

Jawapan

N = 2

ExamProblems · examproblems.com/courses/electronics-1