Eletrônica Digital: pacote de revisão

Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.

Novos exercíciosVoltar à disciplina

Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.

1Fórmulas e métodos

Sistemas de numeração

Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1

Lógica digital: portas, mapas de Karnaugh e flip-flops

Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados

Método

  1. Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
  2. Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
  3. Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
  4. Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.

Aquisição de dados e amostragem

Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)

Método

  1. Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
  2. Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
  3. Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
  4. Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.

2Exercícios

1.Sistemas de numeraçãoMédia
complemento para dois de 8 bits?−128?64?32?16?8?4?2?1

Escreva −60 como padrão de 8 bits em complemento para dois. Leia o padrão como número binário sem sinal: qual é o seu valor U em decimal?

N = −608 bit
U =
2.Sistemas de numeraçãoDifícil
24 bits, sem sinal, N = ?????????????????????????

Qual é o maior inteiro sem sinal N que cabe em 24 bits?

24 bit
N =
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
ABC000111100101324576

Simplifique F = A′B′C′ + AB′C + ABC′ + BC até a sua forma mínima em soma de produtos. Quantos literais L a expressão simplificada contém?

F = A′B′C′ + AB′C + ABC′ + BC
L =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
DQ3​Q3​DQ2​Q2​DQ1​Q1​DQ0​Q0​CLKRING

Um contador em anel de 4 bits Q₃Q₂Q₁Q₀ começa em 1010. A cada borda do clock os bits se deslocam uma posição para a direita (Q₃ → Q₂ → Q₁ → Q₀) e Q₃ recebe Q₀. Dê o estado Q = Q₃Q₂Q₁Q₀ como número decimal após 7 bordas do clock.

Q₃Q₂Q₁Q₀ = 10107
Q =
5.Aquisição de dados e amostragemMédia
tTs​ = 1/fs​f = 6,8 kHzfs​ = 8 kHz

Uma onda senoidal de 6,8 kHz é amostrada a 8 kHz sem filtro antialiasing. Em que frequência fa ela aparece nas amostras? Dê em Hz.

f = 6,8 kHzfs = 8 kHz
fa = Hz
6.Aquisição de dados e amostragemDifícil
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​10 MHz / (16·D)

Um microcontrolador com clock de 10 MHz define sua taxa de baud da UART como fclk/(16·D), com D um número inteiro arredondado para o valor mais próximo. O alvo é 38400 baud. Encontre o erro percentual da taxa de baud real (positivo quando ela é rápida demais).

fclk = 10 MHzalvo = 38400 Bd
e = %

3Soluções

1.Sistemas de numeração

Resposta: U = 196

Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.

Inverter e somar um

60 = 0011 1100
invertido: 1100 0011
+1 → 1100 0100

Ler sem sinal

1100 0100₂ = 256 − 60 = 196

Resposta

U = 196
2.Sistemas de numeração

Resposta: N = 1,678 × 10⁷

Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.

Maior valor

224 − 1 = 16777215

Resposta

N = 16777215
3.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: L = 9

Álgebra booleana: as regras que simplificam expressões são X + X′ = 1 e X·X′ = 0, X + X = X, a absorção X + X·Y = X, a regra de combinação X·Y + X·Y′ = X, X + X′Y = X + Y e o teorema do consenso XY + X′Z + YZ = XY + X′Z. As leis de De Morgan transformam (X·Y)′ em X′ + Y′ e (X + Y)′ em X′·Y′. Um mapa de Karnaugh aplica essas regras graficamente: cada grupo de duas células vizinhas é um uso de XY + XY′ = X.

Mintermos da expressão

A′B′C′ → m(0)
AB′C → m(5)
ABC′ → m(6)
BC → m(3, 7)
ABC00011110011001130204151716

Agrupe e leia

F = BC + AC + AB + A′B′C′

Conte os literais

L = 9

Resposta

L = 9
4.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: Q = 5

Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.

Estado após cada borda

1010 → 0101 → 1010 → 0101 → 1010 → 0101 → 1010 → 0101

Valor decimal

0101₂ = 5

Resposta

Q = 5
5.Aquisição de dados e amostragem

Resposta: fa = 1200 Hz

Amostragem: um ADC mede o sinal fs vezes por segundo. Pelo teorema de Nyquist–Shannon, uma frequência f só é capturada corretamente enquanto f < fs/2, a frequência de Nyquist (de dobramento), de modo que a taxa de amostragem deve superar o dobro da maior frequência do sinal. Uma frequência mais alta não se perde: ela aparece como um alias em fa = |f − k·fs|, com o número inteiro k que leva o resultado para entre 0 e fs/2. As amostras não distinguem as duas, então um filtro analógico antialiasing deve remover tudo acima de fs/2 antes do ADC.

Frequência de Nyquist

fs/2 = 4 kHz < f = 6,8 kHz

Múltiplo mais próximo da taxa de amostragem

k = round(6800/8000) = 1

Frequência de aliasing

fa = |6800 − 1·8000| = 1200 Hz

Resposta

fa = 1200 Hz

A curva tracejada na figura é o alias: ela passa exatamente pelas mesmas amostras.

6.Aquisição de dados e amostragem

Resposta: e = 1,725 %

UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.

Divisor

D = 10·10⁶/(16·38400) = 16,28 → 16

Taxa de baud real

10·10⁶/(16·16) = 39063 Bd

Erro

(39063 − 38400)/38400·100 = 1,725 %

Resposta

e = 1,725 %

Um erro abaixo de cerca de 2 % costuma ser aceitável.

ExamProblems · examproblems.com/courses/digital-electronics