Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.
1Fórmulas e métodos
Sistemas de numeração
Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1
Lógica digital: portas, mapas de Karnaugh e flip-flops
Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados
Método
Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.
Aquisição de dados e amostragem
Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)
Método
Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.
2Exercícios
1.Sistemas de numeraçãoMédia
O padrão de 8 bits 1011 1001 guarda um inteiro com sinal em complemento para dois. Qual é o seu valor N em decimal?
1011 10018 bit
N =
2.Sistemas de numeraçãoDifícil
Defina os bits com o resultado de 8 bits de 0111 0110 << 1. Qual é o valor R do resultado em decimal?
0111 0110<< 1
R =
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
Use o mapa de Karnaugh para encontrar a forma mínima em soma de produtos (SOP) de F(A, B, C, D) = Σm(3, 6, 7, 10, 11, 12). Quantos literais L ela contém no total (uma variável com apóstrofo conta como um literal)?
F(A, B, C, D) = Σm(3, 6, 7, 10, 11, 12)
L =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
Um flip-flop JK acionado na borda de subida começa com Q = 0 e recebe as entradas mostradas. Clique na primeira borda do clock em que Q passa de 1 de volta para 0.
Q₀ = 0JK
1borda do clock 1
2borda do clock 2
3borda do clock 3
4borda do clock 4
5borda do clock 5
6borda do clock 6
7borda do clock 7
5.Aquisição de dados e amostragemMédia
Um ADC de 10 bits com faixa de entrada de 0 a 5 V trunca: seu código de saída é ⌊Vin/LSB⌋ com 1 LSB = VFSR/2ᴺ. Encontre o código de saída decimal D para uma entrada de 3,17 V.
N = 10VFSR = 5 VVin = 3,17 V
D =
6.Aquisição de dados e amostragemDifícil
Um microcontrolador com clock de 16 MHz define sua taxa de baud da UART como fclk/(16·D), com D um número inteiro arredondado para o valor mais próximo. O alvo é 38400 baud. Encontre o erro percentual da taxa de baud real (positivo quando ela é rápida demais).
fclk = 16 MHzalvo = 38400 Bd
e = %
3Soluções
1.Sistemas de numeração
Resposta: N = −71
Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.
Somar os pesos
Os restantes bits mantêm os seus valores positivos normais.
−128 + 32 + 16 + 8 + 1 = −71
Resposta
N = −71
2.Sistemas de numeração
Resposta: R = 236
Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.
Bit a bit
Deslocar para a esquerda por 1 move cada bit 1 posições para a esquerda; os bits que saem pela extremidade esquerda se perdem e entram zeros pela direita.
0111 0110 << 1
= 1110 1100
Valor do resultado
1110 1100₂ = 236
Resposta
R = 236
3.Lógica digital: portas, mapas de Karnaugh e flip-flops
Resposta: L = 13
Mapas de Karnaugh: as células são ordenadas em código Gray (00, 01, 11, 10), de modo que células vizinhas, inclusive as que ficam nas bordas opostas, diferem em exatamente uma variável. Agrupe os 1s em retângulos de 1, 2, 4, 8 ou 16 células, o maior possível e o menor número possível, até que todo 1 esteja coberto. Cada grupo é um termo produto: as variáveis que permanecem constantes dentro dele. Um grupo de 2ᵏ células perde k variáveis. As condições irrelevantes (X) podem ser usadas para aumentar grupos, mas nunca precisam ser cobertas. Agrupar os 0s dá a forma POS mínima.
Agrupe os 1s
Todo grupo é um retângulo de 2ᵏ células; as células das bordas são vizinhas das células da borda oposta.
B′CD
A′BC
AB′C
ABC′D′
Forma SOP mínima
F = B′CD + A′BC + AB′C + ABC′D′
L = 13
Resposta
L = 13
Existe outro agrupamento do mesmo tamanho; ele tem o mesmo número de termos e de literais.
4.Lógica digital: portas, mapas de Karnaugh e flip-flops
Resposta: borda do clock 4
Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.
Resolução do ADC: um conversor de N bits divide sua faixa de fundo de escala VFSR em 2ᴺ códigos, de 0 a 2ᴺ − 1. Um passo é 1 LSB = VFSR/2ᴺ: a menor variação que o conversor consegue mostrar. Um ADC com truncamento dá o código ⌊Vin/LSB⌋; um ADC com arredondamento nunca fica a mais de ½ LSB do valor verdadeiro, seu erro de quantização. Cada bit a mais reduz o LSB à metade e acrescenta cerca de 6 dB à relação sinal-ruído de quantização ideal SQNR = 6,02·N + 1,76 dB para uma senoide de fundo de escala. Para alcançar uma resolução r em uma faixa, escolha o menor N com 2ᴺ ≥ faixa/r.
Tamanho do passo
1 LSB = 5/210 = 4,883 mV
Código
Vin/LSB = 3170/4,883 = 649,2
código = ⌊649,2⌋ = 649
Resposta
D = 649
Em binário, isso é 1010001001.
6.Aquisição de dados e amostragem
Resposta: e = 0,1603 %
UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.
Divisor
D = 16·10⁶/(16·38400) = 26,04 → 26
Taxa de baud real
16·10⁶/(16·26) = 38462 Bd
Erro
(38462 − 38400)/38400·100 = 0,1603 %
Resposta
e = 0,1603 %
Um erro abaixo de cerca de 2 % costuma ser aceitável.