Eletrônica Digital: pacote de revisão

Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.

Novos exercíciosVoltar à disciplina

Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.

1Fórmulas e métodos

Sistemas de numeração

Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1

Lógica digital: portas, mapas de Karnaugh e flip-flops

Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados

Método

  1. Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
  2. Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
  3. Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
  4. Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.

Aquisição de dados e amostragem

Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)

Método

  1. Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
  2. Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
  3. Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
  4. Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.

2Exercícios

1.Sistemas de numeraçãoMédia
complemento para dois de 8 bits?−128?64?32?16?8?4?2?1

Escreva −99 como padrão de 8 bits em complemento para dois. Leia o padrão como número binário sem sinal: qual é o seu valor U em decimal?

N = −998 bit
U =
2.Sistemas de numeraçãoDifícil
clique nos bits para defini-los012806403201608040201

Defina os bits com o resultado de 8 bits de 1100 0110 << 1. Qual é o valor R do resultado em decimal?

1100 0110<< 1
R =
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
MUXCI0​C′I1​C′I2​0I3​ABS1​S0​F

Um multiplexador 4-para-1 tem as entradas de seleção S₁ = A e S₀ = B, e as entradas de dados ligadas a I₀ = C, I₁ = C′, I₂ = C′, I₃ = 0. Para quantas das 8 combinações de A, B e C a saída vale F = 1? Encontre N.

I₀ = CI₁ = C′I₂ = C′I₃ = 0
N =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
DQ3​Q3​DQ2​Q2​DQ1​Q1​DQ0​Q0​CLKRING

Um contador em anel de 4 bits Q₃Q₂Q₁Q₀ começa em 1100. A cada borda do clock os bits se deslocam uma posição para a direita (Q₃ → Q₂ → Q₁ → Q₀) e Q₃ recebe Q₀. Dê o estado Q = Q₃Q₂Q₁Q₀ como número decimal após 3 bordas do clock.

Q₃Q₂Q₁Q₀ = 11003
Q =
5.Aquisição de dados e amostragemMédia
SD0​D1​D2​D3​D4​D5​D6​D7​PTb​12·Tb​38400 Bd, 8E2

Uma UART envia bytes a 38400 baud no formato 8E2: 8 bits de dados, um bit de paridade par e 2 bit(s) de parada, além do bit de início. Encontre o maior número de bytes de dados por segundo que ela consegue transferir.

baud = 38400 Bd8E2
RB = B/s
6.Aquisição de dados e amostragemDifícil
SD0​D1​D2​D3​D4​D5​D6​D7​Tb​10·Tb​460800 Bd, 8N1

Um ADC de 24 bits transmite cada amostra por uma UART a 460800 baud, formato 8N1 (bit de início, 8 bits de dados, 1 bit de parada). Cada amostra é enviada como 3 byte(s) inteiro(s) e o enlace fica ocupado o tempo todo. Encontre a maior frequência de sinal fmax que pode ser amostrada sem aliasing, em Hz.

baud = 460800 BdN = 248N1
fmax = Hz

3Soluções

1.Sistemas de numeração

Resposta: U = 157

Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.

Inverter e somar um

99 = 0110 0011
invertido: 1001 1100
+1 → 1001 1101

Ler sem sinal

1001 1101₂ = 256 − 99 = 157

Resposta

U = 157
2.Sistemas de numeração

Resposta: R = 140

Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.

Bit a bit

Deslocar para a esquerda por 1 move cada bit 1 posições para a esquerda; os bits que saem pela extremidade esquerda se perdem e entram zeros pela direita.

1100 0110 << 1
= 1000 1100

Valor do resultado

1000 1100₂ = 140

Resposta

R = 140
3.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 3

Multiplexador: um multiplexador 2ⁿ-para-1 leva uma de suas entradas de dados à saída; as linhas de seleção, lidas como um número binário, escolhem qual. Para um MUX 4-para-1 com seleções S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Ligar as entradas de dados a 0, 1, C ou C′ faz o MUX produzir qualquer função de A, B e C, o que é uma maneira comum de construir lógica com um único chip.

Expressão da saída

F = A′B′C + A′BC′ + AB′C′

Linhas com F = 1

ABC = 001, 010, 100
N = 3

Resposta

N = 3
4.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: Q = 9

Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.

Estado após cada borda

1100 → 0110 → 0011 → 1001

Valor decimal

1001₂ = 9

Resposta

Q = 9
5.Aquisição de dados e amostragem

Resposta: RB = 3200 B/s

UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.

Bits por quadro

1 + 8 + 1 + 2 = 12

Taxa de bytes

38400/12 = 3200 B/s

Resposta

RB = 3200 B/s
6.Aquisição de dados e amostragem

Resposta: fmax = 7680 Hz

UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.

Bits por amostra na linha

3·10 = 30 bit

Maior taxa de amostragem

fs,max = 460800/30 = 15360 Hz

Limite de Nyquist

fmax = 15360/2 = 7680 Hz

Resposta

fmax = 7680 Hz

ExamProblems · examproblems.com/courses/digital-electronics