Eletrônica Digital: pacote de revisão

Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.

Novos exercíciosVoltar à disciplina

Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.

1Fórmulas e métodos

Sistemas de numeração

Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1

Lógica digital: portas, mapas de Karnaugh e flip-flops

Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados

Método

  1. Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
  2. Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
  3. Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
  4. Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.

Aquisição de dados e amostragem

Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)

Método

  1. Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
  2. Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
  3. Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
  4. Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.

2Exercícios

1.Sistemas de numeraçãoMédia
pesos em complemento para dois1−12806403211618040201

O padrão de 8 bits 1001 1000 guarda um inteiro com sinal em complemento para dois. Qual é o seu valor N em decimal?

1001 10008 bit
N =
2.Sistemas de numeraçãoDifícil
clique nos bits para defini-los012806403201608040201

Defina os bits com o resultado de 8 bits de 1011 0000 >> 1. Qual é o valor R do resultado em decimal?

1011 0000>> 1
R =
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
ABC000111100101324576

Simplifique F = A′C′ + ABC′ + BC′ até a sua forma mínima em soma de produtos. Quantos literais L a expressão simplificada contém?

F = A′C′ + ABC′ + BC′
L =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
DQ3​Q3​DQ2​Q2​DQ1​Q1​DQ0​Q0​CLKSHIFT

Um registrador de deslocamento de 4 bits Q₃Q₂Q₁Q₀ contém 1010. A cada borda do clock os bits se deslocam uma posição para a direita (Q₃ → Q₂ → Q₁ → Q₀, Q₀ é perdido) e a entrada serial entra em Q₃. A entrada serial é 1, 1, 0, 1, 0, 1 nas 6 bordas. Dê o estado final Q = Q₃Q₂Q₁Q₀ como número decimal.

Q₃Q₂Q₁Q₀ = 10101, 1, 0, 1, 0, 1
Q =
5.Aquisição de dados e amostragemMédia
Vin​N = 8VFSR​2ᴺ − 101 LSB

Encontre a relação sinal-ruído de quantização ideal SQNR de um ADC de 8 bits para uma senoide de fundo de escala.

N = 8
SQNR = dB
6.Aquisição de dados e amostragemDifícil
128⋮8 ch∿01tc​ = 10 µstset​ = 5 µsfs​ = ?

Um multiplexador de 8 canais alimenta um único ADC. Cada conversão leva 10 µs e, após cada troca de canal, a entrada precisa de 5 µs para se estabilizar. Os canais são varridos em sequência, sem pausa. Encontre a taxa de amostragem fs de cada canal, em kHz.

n = 8tc = 10 µstset = 5 µs
fs = kHz

3Soluções

1.Sistemas de numeração

Resposta: N = −104

Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.

Somar os pesos

Os restantes bits mantêm os seus valores positivos normais.

−128 + 16 + 8 = −104

Resposta

N = −104
2.Sistemas de numeração

Resposta: R = 88

Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.

Bit a bit

Deslocar para a direita por 1 move cada bit 1 posições para a direita; os bits que saem pela extremidade direita se perdem e entram zeros pela esquerda.

1011 0000 >> 1
= 0101 1000

Valor do resultado

0101 1000₂ = 88

Resposta

R = 88
3.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: L = 4

Álgebra booleana: as regras que simplificam expressões são X + X′ = 1 e X·X′ = 0, X + X = X, a absorção X + X·Y = X, a regra de combinação X·Y + X·Y′ = X, X + X′Y = X + Y e o teorema do consenso XY + X′Z + YZ = XY + X′Z. As leis de De Morgan transformam (X·Y)′ em X′ + Y′ e (X + Y)′ em X′·Y′. Um mapa de Karnaugh aplica essas regras graficamente: cada grupo de duas células vizinhas é um uso de XY + XY′ = X.

Mintermos da expressão

A′C′ → m(0, 2)
ABC′ → m(6)
BC′ → m(2, 6)
ABC00011110011001031204050716

Agrupe e leia

F = BC′ + A′C′

Conte os literais

L = 4

Resposta

L = 4
4.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: Q = 10

Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.

Estado após cada borda

1010 → 1101 → 1110 → 0111 → 1011 → 0101 → 1010

Valor decimal

1010₂ = 10

Resposta

Q = 10
5.Aquisição de dados e amostragem

Resposta: SQNR = 49,92 dB

Resolução do ADC: um conversor de N bits divide sua faixa de fundo de escala VFSR em 2ᴺ códigos, de 0 a 2ᴺ − 1. Um passo é 1 LSB = VFSR/2ᴺ: a menor variação que o conversor consegue mostrar. Um ADC com truncamento dá o código ⌊Vin/LSB⌋; um ADC com arredondamento nunca fica a mais de ½ LSB do valor verdadeiro, seu erro de quantização. Cada bit a mais reduz o LSB à metade e acrescenta cerca de 6 dB à relação sinal-ruído de quantização ideal SQNR = 6,02·N + 1,76 dB para uma senoide de fundo de escala. Para alcançar uma resolução r em uma faixa, escolha o menor N com 2ᴺ ≥ faixa/r.

SQNR ideal

SQNR = 6,02·8 + 1,76 = 49,92 dB

Resposta

SQNR = 49,92 dB
6.Aquisição de dados e amostragem

Resposta: fs = 8,333 kHz

Taxas de dados: cada canal fornece fs amostras por segundo de N bits, então a taxa bruta é canais × fs × N bit/s. Na memória, uma amostra ocupa bytes inteiros (uma amostra de 12 bits é armazenada em 2 bytes), então a memória para uma gravação é canais × fs × bytes por amostra × tempo. Um ADC multiplexado converte os canais um após o outro: cada conversão (com o tempo de estabilização) leva t, então uma rodada de n canais leva n·t e cada canal é amostrado a 1/(n·t).

Tempo por canal

10 + 5 = 15 µs

Tempo por varredura

8·15 = 120 µs

Taxa de amostragem por canal

fs = 1/120 µs = 8,333 kHz

Resposta

fs = 8,333 kHz

ExamProblems · examproblems.com/courses/digital-electronics