Eletrônica Digital: pacote de revisão

Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.

Novos exercíciosVoltar à disciplina

Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.

1Fórmulas e métodos

Sistemas de numeração

Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1

Lógica digital: portas, mapas de Karnaugh e flip-flops

Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados

Método

  1. Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
  2. Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
  3. Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
  4. Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.

Aquisição de dados e amostragem

Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)

Método

  1. Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
  2. Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
  3. Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
  4. Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.

2Exercícios

1.Sistemas de numeraçãoMédia
pesos em complemento para dois0−12816413211618140201

O padrão de 8 bits 0111 1100 guarda um inteiro com sinal em complemento para dois. Qual é o seu valor N em decimal?

0111 11008 bit
N =
2.Sistemas de numeraçãoDifícil
3254 códigos, b = ? bits?2ᵇ⁻¹…?4?2?1

Um sistema tem de dar a cada um de 3254 elementos um código binário próprio, todos com o mesmo comprimento. Qual é o menor número de bits b necessário?

3254
b = bit
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
MUX1I0​CI1​CI2​CI3​ABS1​S0​F

Um multiplexador 4-para-1 tem as entradas de seleção S₁ = A e S₀ = B, e as entradas de dados ligadas a I₀ = 1, I₁ = C, I₂ = C, I₃ = C. Para quantas das 8 combinações de A, B e C a saída vale F = 1? Encontre N.

I₀ = 1I₁ = CI₂ = CI₃ = C
N =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
CLKT123456

Um flip-flop T acionado na borda de subida começa com Q = 0 e recebe as entradas mostradas. Clique na primeira borda do clock em que Q passa de 1 de volta para 0.

Q₀ = 0T
  1. 1borda do clock 1
  2. 2borda do clock 2
  3. 3borda do clock 3
  4. 4borda do clock 4
  5. 5borda do clock 5
  6. 6borda do clock 6
5.Aquisição de dados e amostragemMédia
Vin​N = 1210 V2ᴺ − 101 LSB8,337 V?

Um ADC de 12 bits com faixa de entrada de 0 a 10 V trunca: seu código de saída é ⌊Vin/LSB⌋ com 1 LSB = VFSR/2ᴺ. Encontre o código de saída decimal D para uma entrada de 8,337 V.

N = 12VFSR = 10 VVin = 8,337 V
D =
6.Aquisição de dados e amostragemDifícil
Vin​N = ?VFSR​2ᴺ − 101 LSB

Uma medição de áudio exige uma relação sinal-ruído de quantização ideal de pelo menos 85 dB para uma senoide de fundo de escala. Encontre o menor número de bits N do ADC.

SQNR ≥ 85 dB
N =

3Soluções

1.Sistemas de numeração

Resposta: N = 124

Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.

Somar os pesos

Os restantes bits mantêm os seus valores positivos normais.

64 + 32 + 16 + 8 + 4 = 124

Resposta

N = 124
2.Sistemas de numeração

Resposta: b = 12 bit

Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.

Potências de dois

211 = 2048 < 3254
212 = 4096 ≥ 3254

Resposta

b = 12
3.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 5

Multiplexador: um multiplexador 2ⁿ-para-1 leva uma de suas entradas de dados à saída; as linhas de seleção, lidas como um número binário, escolhem qual. Para um MUX 4-para-1 com seleções S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Ligar as entradas de dados a 0, 1, C ou C′ faz o MUX produzir qualquer função de A, B e C, o que é uma maneira comum de construir lógica com um único chip.

Expressão da saída

F = A′B′ + A′BC + AB′C + ABC

Linhas com F = 1

ABC = 000, 001, 011, 101, 111
N = 5

Resposta

N = 5
4.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: borda do clock 3

Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.

Q após cada borda

Um flip-flop T inverte em cada borda de subida com T = 1 e mantém com T = 0.

1: T = 0 → Q = 0
2: T = 1 → Q = 1
3: T = 1 → Q = 0
4: T = 1 → Q = 1
5: T = 0 → Q = 1
6: T = 0 → Q = 1

Primeira mudança de 1 para 0

borda do clock 3

Resposta

borda do clock 3
5.Aquisição de dados e amostragem

Resposta: D = 3414

Resolução do ADC: um conversor de N bits divide sua faixa de fundo de escala VFSR em 2ᴺ códigos, de 0 a 2ᴺ − 1. Um passo é 1 LSB = VFSR/2ᴺ: a menor variação que o conversor consegue mostrar. Um ADC com truncamento dá o código ⌊Vin/LSB⌋; um ADC com arredondamento nunca fica a mais de ½ LSB do valor verdadeiro, seu erro de quantização. Cada bit a mais reduz o LSB à metade e acrescenta cerca de 6 dB à relação sinal-ruído de quantização ideal SQNR = 6,02·N + 1,76 dB para uma senoide de fundo de escala. Para alcançar uma resolução r em uma faixa, escolha o menor N com 2ᴺ ≥ faixa/r.

Tamanho do passo

1 LSB = 10/212 = 2,441 mV

Código

Vin/LSB = 8337/2,441 = 3415
código = ⌊3415⌋ = 3414

Resposta

D = 3414

Em binário, isso é 110101010110.

6.Aquisição de dados e amostragem

Resposta: N = 14

Resolução do ADC: um conversor de N bits divide sua faixa de fundo de escala VFSR em 2ᴺ códigos, de 0 a 2ᴺ − 1. Um passo é 1 LSB = VFSR/2ᴺ: a menor variação que o conversor consegue mostrar. Um ADC com truncamento dá o código ⌊Vin/LSB⌋; um ADC com arredondamento nunca fica a mais de ½ LSB do valor verdadeiro, seu erro de quantização. Cada bit a mais reduz o LSB à metade e acrescenta cerca de 6 dB à relação sinal-ruído de quantização ideal SQNR = 6,02·N + 1,76 dB para uma senoide de fundo de escala. Para alcançar uma resolução r em uma faixa, escolha o menor N com 2ᴺ ≥ faixa/r.

Resolva para N

N ≥ (85 − 1,76)/6,02 = 13,83

Arredondar para cima

N = 14
verificação: 6,02·14 + 1,76 = 86,04 dB ≥ 85 dB

Resposta

N = 14

ExamProblems · examproblems.com/courses/digital-electronics