Eletrônica Digital: pacote de revisão

Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.

Novos exercíciosVoltar à disciplina

Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.

1Fórmulas e métodos

Sistemas de numeração

Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1

Lógica digital: portas, mapas de Karnaugh e flip-flops

Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados

Método

  1. Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
  2. Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
  3. Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
  4. Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.

Aquisição de dados e amostragem

Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)

Método

  1. Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
  2. Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
  3. Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
  4. Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.

2Exercícios

1.Sistemas de numeraçãoMédia
complemento para dois de 8 bits0−12806403201608040201

Defina os bits para armazenar −119 em complemento de dois de 8 bits. Lido como um número sem sinal, qual é o valor U do padrão?

N = −1198 bit
U =
2.Sistemas de numeraçãoDifícil
1440 códigos, b = ? bits?2ᵇ⁻¹…?4?2?1

Um sistema tem de dar a cada um de 1440 elementos um código binário próprio, todos com o mesmo comprimento. Qual é o menor número de bits b necessário?

1440
b = bit
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
MUXC′I0​C′I1​CI2​CI3​ABS1​S0​F

Um multiplexador 4-para-1 tem as entradas de seleção S₁ = A e S₀ = B, e as entradas de dados ligadas a I₀ = C′, I₁ = C′, I₂ = C, I₃ = C. Para quantas das 8 combinações de A, B e C a saída vale F = 1? Encontre N.

I₀ = C′I₁ = C′I₂ = CI₃ = C
N =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
DQ0​Q0​DQ1​Q1​DQ2​Q2​DQ3​Q3​DQ4​Q4​CLKJOHNSON

Um contador Johnson (em anel torcido) é feito de 5 flip-flops D, com a última saída invertida realimentada para a primeira entrada, e começa com todos os bits em zero. Por quantos estados diferentes N ele passa?

n = 5
N =
5.Aquisição de dados e amostragemMédia
tTs​ = 1/fs​f = 3 kHzfs​ = 5 kHz

Uma onda senoidal de 3 kHz é amostrada a 5 kHz sem filtro antialiasing. Em que frequência fa ela aparece nas amostras? Dê em Hz.

f = 3 kHzfs = 5 kHz
fa = Hz
6.Aquisição de dados e amostragemDifícil
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​8 MHz / (16·D)

Um microcontrolador com clock de 8 MHz define sua taxa de baud da UART como fclk/(16·D), com D um número inteiro arredondado para o valor mais próximo. O alvo é 115200 baud. Encontre o erro percentual da taxa de baud real (positivo quando ela é rápida demais).

fclk = 8 MHzalvo = 115200 Bd
e = %

3Soluções

1.Sistemas de numeração

Resposta: U = 137

Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.

Inverter e somar um

119 = 0111 0111
invertido: 1000 1000
+1 → 1000 1001

Ler sem sinal

1000 1001₂ = 256 − 119 = 137

Resposta

U = 137
2.Sistemas de numeração

Resposta: b = 11 bit

Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.

Potências de dois

210 = 1024 < 1440
211 = 2048 ≥ 1440

Resposta

b = 11
3.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 4

Multiplexador: um multiplexador 2ⁿ-para-1 leva uma de suas entradas de dados à saída; as linhas de seleção, lidas como um número binário, escolhem qual. Para um MUX 4-para-1 com seleções S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Ligar as entradas de dados a 0, 1, C ou C′ faz o MUX produzir qualquer função de A, B e C, o que é uma maneira comum de construir lógica com um único chip.

Expressão da saída

F = A′B′C′ + A′BC′ + AB′C + ABC

Linhas com F = 1

ABC = 000, 010, 101, 111
N = 4

Resposta

N = 4
4.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 10

Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.

Sequência para 5 flip-flops

00000 → 10000 → 11000 → 11100 → 11110 → 11111 → 01111 → 00111 → 00011 → 00001

Número de estados

N = 10

Resposta

N = 10
5.Aquisição de dados e amostragem

Resposta: fa = 2000 Hz

Amostragem: um ADC mede o sinal fs vezes por segundo. Pelo teorema de Nyquist–Shannon, uma frequência f só é capturada corretamente enquanto f < fs/2, a frequência de Nyquist (de dobramento), de modo que a taxa de amostragem deve superar o dobro da maior frequência do sinal. Uma frequência mais alta não se perde: ela aparece como um alias em fa = |f − k·fs|, com o número inteiro k que leva o resultado para entre 0 e fs/2. As amostras não distinguem as duas, então um filtro analógico antialiasing deve remover tudo acima de fs/2 antes do ADC.

Frequência de Nyquist

fs/2 = 2,5 kHz < f = 3 kHz

Múltiplo mais próximo da taxa de amostragem

k = round(3000/5000) = 1

Frequência de aliasing

fa = |3000 − 1·5000| = 2000 Hz

Resposta

fa = 2000 Hz

A curva tracejada na figura é o alias: ela passa exatamente pelas mesmas amostras.

6.Aquisição de dados e amostragem

Resposta: e = 8,507 %

UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.

Divisor

D = 8·10⁶/(16·115200) = 4,34 → 4

Taxa de baud real

8·10⁶/(16·4) = 125000 Bd

Erro

(125000 − 115200)/115200·100 = 8,507 %

Resposta

e = 8,507 %

Um erro acima de cerca de 2 % torna o enlace pouco confiável: escolha outro clock ou outra taxa de baud.

ExamProblems · examproblems.com/courses/digital-electronics