Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.
Defina os bits para armazenar −101 em complemento de dois de 8 bits. Lido como um número sem sinal, qual é o valor U do padrão?
Defina os bits com o resultado de 8 bits de 1011 0011 OR 1011 1111. Qual é o valor R do resultado em decimal?
Neste mapa de Karnaugh exatamente um 1 não tem 1 vizinho, então permanece um grupo de uma célula (um mintermo completo de quatro literais) na forma SOP mínima. Os vizinhos através das bordas do mapa contam. Clique nessa célula.
Um registrador de deslocamento de 4 bits Q₃Q₂Q₁Q₀ contém 0001. A cada borda do clock os bits se deslocam uma posição para a direita (Q₃ → Q₂ → Q₁ → Q₀, Q₀ é perdido) e a entrada serial entra em Q₃. A entrada serial é 1, 0, 1, 0, 1, 1, 0 nas 7 bordas. Dê o estado final Q = Q₃Q₂Q₁Q₀ como número decimal.
Um gravador amostra 8 canais a 25 kHz cada, com um ADC de 10 bits. Cada amostra é armazenada em bytes inteiros. Encontre a memória M necessária para uma gravação de 30 min, em MB (1 MB = 10⁶ bytes).
Um ADC de 12 bits transmite cada amostra por uma UART a 230400 baud, formato 8E1 (bit de início, 8 bits de dados, paridade par, 1 bit de parada). Cada amostra é enviada como 2 byte(s) inteiro(s) e o enlace fica ocupado o tempo todo. Encontre a maior frequência de sinal fmax que pode ser amostrada sem aliasing, em Hz.
Resposta: U = 155
Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.
Resposta: R = 191
Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.
OR dá 1 onde pelo menos um bit é 1.
Resposta: AB = 00, CD = 01
Mapas de Karnaugh: as células são ordenadas em código Gray (00, 01, 11, 10), de modo que células vizinhas, inclusive as que ficam nas bordas opostas, diferem em exatamente uma variável. Agrupe os 1s em retângulos de 1, 2, 4, 8 ou 16 células, o maior possível e o menor número possível, até que todo 1 esteja coberto. Cada grupo é um termo produto: as variáveis que permanecem constantes dentro dele. Um grupo de 2ᵏ células perde k variáveis. As condições irrelevantes (X) podem ser usadas para aumentar grupos, mas nunca precisam ser cobertas. Agrupar os 0s dá a forma POS mínima.
Um 1 com um 1 vizinho pode entrar em um grupo de dois ou mais.
Resposta: Q = 6
Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.
Resposta: M = 720 MB
Taxas de dados: cada canal fornece fs amostras por segundo de N bits, então a taxa bruta é canais × fs × N bit/s. Na memória, uma amostra ocupa bytes inteiros (uma amostra de 12 bits é armazenada em 2 bytes), então a memória para uma gravação é canais × fs × bytes por amostra × tempo. Um ADC multiplexado converte os canais um após o outro: cada conversão (com o tempo de estabilização) leva t, então uma rodada de n canais leva n·t e cada canal é amostrado a 1/(n·t).
Resposta: fmax = 5236 Hz
UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.
ExamProblems · examproblems.com/courses/digital-electronics