Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.
Defina os bits para armazenar −32 em complemento de dois de 8 bits. Lido como um número sem sinal, qual é o valor U do padrão?
Qual é o maior inteiro sem sinal N que cabe em 16 bits?
Um multiplexador 4-para-1 tem as entradas de seleção S₁ = A e S₀ = B, e as entradas de dados ligadas a I₀ = C′, I₁ = 0, I₂ = 0, I₃ = 0. Para quantas das 8 combinações de A, B e C a saída vale F = 1? Encontre N.
Um registrador de deslocamento de 4 bits Q₃Q₂Q₁Q₀ contém 1010. A cada borda do clock os bits se deslocam uma posição para a direita (Q₃ → Q₂ → Q₁ → Q₀, Q₀ é perdido) e a entrada serial entra em Q₃. A entrada serial é 0, 0, 1, 0, 0, 1 nas 6 bordas. Dê o estado final Q = Q₃Q₂Q₁Q₀ como número decimal.
Um ADC de 12 bits com faixa de entrada de 0 a 5 V trunca: seu código de saída é ⌊Vin/LSB⌋ com 1 LSB = VFSR/2ᴺ. Encontre o código de saída decimal D para uma entrada de 1,093 V.
Um multiplexador de 4 canais alimenta um único ADC. Cada conversão leva 1 µs e, após cada troca de canal, a entrada precisa de 0,5 µs para se estabilizar. Os canais são varridos em sequência, sem pausa. Encontre a taxa de amostragem fs de cada canal, em kHz.
Resposta: U = 224
Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.
Resposta: N = 65535
Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.
Resposta: N = 1
Multiplexador: um multiplexador 2ⁿ-para-1 leva uma de suas entradas de dados à saída; as linhas de seleção, lidas como um número binário, escolhem qual. Para um MUX 4-para-1 com seleções S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Ligar as entradas de dados a 0, 1, C ou C′ faz o MUX produzir qualquer função de A, B e C, o que é uma maneira comum de construir lógica com um único chip.
Resposta: Q = 9
Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.
Resposta: D = 895
Resolução do ADC: um conversor de N bits divide sua faixa de fundo de escala VFSR em 2ᴺ códigos, de 0 a 2ᴺ − 1. Um passo é 1 LSB = VFSR/2ᴺ: a menor variação que o conversor consegue mostrar. Um ADC com truncamento dá o código ⌊Vin/LSB⌋; um ADC com arredondamento nunca fica a mais de ½ LSB do valor verdadeiro, seu erro de quantização. Cada bit a mais reduz o LSB à metade e acrescenta cerca de 6 dB à relação sinal-ruído de quantização ideal SQNR = 6,02·N + 1,76 dB para uma senoide de fundo de escala. Para alcançar uma resolução r em uma faixa, escolha o menor N com 2ᴺ ≥ faixa/r.
Em binário, isso é 001101111111.
Resposta: fs = 166,7 kHz
Taxas de dados: cada canal fornece fs amostras por segundo de N bits, então a taxa bruta é canais × fs × N bit/s. Na memória, uma amostra ocupa bytes inteiros (uma amostra de 12 bits é armazenada em 2 bytes), então a memória para uma gravação é canais × fs × bytes por amostra × tempo. Um ADC multiplexado converte os canais um após o outro: cada conversão (com o tempo de estabilização) leva t, então uma rodada de n canais leva n·t e cada canal é amostrado a 1/(n·t).
ExamProblems · examproblems.com/courses/digital-electronics