Eletrônica Digital: pacote de revisão

Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.

Novos exercíciosVoltar à disciplina

Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.

1Fórmulas e métodos

Sistemas de numeração

Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1

Lógica digital: portas, mapas de Karnaugh e flip-flops

Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados

Método

  1. Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
  2. Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
  3. Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
  4. Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.

Aquisição de dados e amostragem

Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)

Método

  1. Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
  2. Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
  3. Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
  4. Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.

2Exercícios

1.Sistemas de numeraçãoMédia
complemento para dois de 8 bits0−12806403201608040201

Defina os bits para armazenar −21 em complemento de dois de 8 bits. Lido como um número sem sinal, qual é o valor U do padrão?

N = −218 bit
U =
2.Sistemas de numeraçãoDifícil
clique nos bits para defini-los012806403201608040201

Defina os bits com o resultado de 8 bits de 0010 0010 << 3. Qual é o valor R do resultado em decimal?

0010 0010<< 3
R =
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
MUX1I0​CI1​C′I2​C′I3​ABS1​S0​F

Um multiplexador 4-para-1 tem as entradas de seleção S₁ = A e S₀ = B, e as entradas de dados ligadas a I₀ = 1, I₁ = C, I₂ = C′, I₃ = C′. Para quantas das 8 combinações de A, B e C a saída vale F = 1? Encontre N.

I₀ = 1I₁ = CI₂ = C′I₃ = C′
N =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
ABCD00011110000111100001031204150706X12X13X15X140819X11110

Encontre a forma SOP mínima de F(A, B, C, D) = Σm(2, 5, 9, 10) + d(11, 12, 13, 14, 15), em que d marca as condições irrelevantes (don’t-care). Quantos termos produto N ela tem?

F(A, B, C, D) = Σm(2, 5, 9, 10) + d(11, 12, 13, 14, 15)
N =
5.Aquisição de dados e amostragemMédia
Vin​N = 810 V2ᴺ − 101 LSB6,225 V?

Um ADC de 8 bits com faixa de entrada de 0 a 10 V trunca: seu código de saída é ⌊Vin/LSB⌋ com 1 LSB = VFSR/2ᴺ. Encontre o código de saída decimal D para uma entrada de 6,225 V.

N = 8VFSR = 10 VVin = 6,225 V
D =
6.Aquisição de dados e amostragemDifícil
122 ch∿01tc​ = 20 µstset​ = 0,5 µsfs​ = ?

Um multiplexador de 2 canais alimenta um único ADC. Cada conversão leva 20 µs e, após cada troca de canal, a entrada precisa de 0,5 µs para se estabilizar. Os canais são varridos em sequência, sem pausa. Encontre a taxa de amostragem fs de cada canal, em kHz.

n = 2tc = 20 µstset = 0,5 µs
fs = kHz

3Soluções

1.Sistemas de numeração

Resposta: U = 235

Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.

Inverter e somar um

21 = 0001 0101
invertido: 1110 1010
+1 → 1110 1011

Ler sem sinal

1110 1011₂ = 256 − 21 = 235

Resposta

U = 235
2.Sistemas de numeração

Resposta: R = 16

Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.

Bit a bit

Deslocar para a esquerda por 3 move cada bit 3 posições para a esquerda; os bits que saem pela extremidade esquerda se perdem e entram zeros pela direita.

0010 0010 << 3
= 0001 0000

Valor do resultado

0001 0000₂ = 16

Resposta

R = 16
3.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 5

Multiplexador: um multiplexador 2ⁿ-para-1 leva uma de suas entradas de dados à saída; as linhas de seleção, lidas como um número binário, escolhem qual. Para um MUX 4-para-1 com seleções S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Ligar as entradas de dados a 0, 1, C ou C′ faz o MUX produzir qualquer função de A, B e C, o que é uma maneira comum de construir lógica com um único chip.

Expressão da saída

F = A′B′ + A′BC + AB′C′ + ABC′

Linhas com F = 1

ABC = 000, 001, 011, 100, 110
N = 5

Resposta

N = 5
4.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 3

Mapas de Karnaugh: as células são ordenadas em código Gray (00, 01, 11, 10), de modo que células vizinhas, inclusive as que ficam nas bordas opostas, diferem em exatamente uma variável. Agrupe os 1s em retângulos de 1, 2, 4, 8 ou 16 células, o maior possível e o menor número possível, até que todo 1 esteja coberto. Cada grupo é um termo produto: as variáveis que permanecem constantes dentro dele. Um grupo de 2ᵏ células perde k variáveis. As condições irrelevantes (X) podem ser usadas para aumentar grupos, mas nunca precisam ser cobertas. Agrupar os 0s dá a forma POS mínima.

Implicantes primos

Os maiores grupos que podem ser formados com 1s e Xs.

B′CD′, BC′D, AD, AC
ABCD00011110000111100001031204150706X12X13X15X140819X11110

Cobertura mínima

F = B′CD′ + BC′D + AD
N = 3

Resposta

N = 3
5.Aquisição de dados e amostragem

Resposta: D = 159

Resolução do ADC: um conversor de N bits divide sua faixa de fundo de escala VFSR em 2ᴺ códigos, de 0 a 2ᴺ − 1. Um passo é 1 LSB = VFSR/2ᴺ: a menor variação que o conversor consegue mostrar. Um ADC com truncamento dá o código ⌊Vin/LSB⌋; um ADC com arredondamento nunca fica a mais de ½ LSB do valor verdadeiro, seu erro de quantização. Cada bit a mais reduz o LSB à metade e acrescenta cerca de 6 dB à relação sinal-ruído de quantização ideal SQNR = 6,02·N + 1,76 dB para uma senoide de fundo de escala. Para alcançar uma resolução r em uma faixa, escolha o menor N com 2ᴺ ≥ faixa/r.

Tamanho do passo

1 LSB = 10/28 = 39,06 mV

Código

Vin/LSB = 6225/39,06 = 159,4
código = ⌊159,4⌋ = 159

Resposta

D = 159

Em binário, isso é 10011111.

6.Aquisição de dados e amostragem

Resposta: fs = 24,39 kHz

Taxas de dados: cada canal fornece fs amostras por segundo de N bits, então a taxa bruta é canais × fs × N bit/s. Na memória, uma amostra ocupa bytes inteiros (uma amostra de 12 bits é armazenada em 2 bytes), então a memória para uma gravação é canais × fs × bytes por amostra × tempo. Um ADC multiplexado converte os canais um após o outro: cada conversão (com o tempo de estabilização) leva t, então uma rodada de n canais leva n·t e cada canal é amostrado a 1/(n·t).

Tempo por canal

20 + 0,5 = 20,5 µs

Tempo por varredura

2·20,5 = 41 µs

Taxa de amostragem por canal

fs = 1/41 µs = 24,39 kHz

Resposta

fs = 24,39 kHz

ExamProblems · examproblems.com/courses/digital-electronics