Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.
1Fórmulas e métodos
Sistemas de numeração
Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1
Lógica digital: portas, mapas de Karnaugh e flip-flops
Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados
Método
Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.
Aquisição de dados e amostragem
Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)
Método
Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.
2Exercícios
1.Sistemas de numeraçãoMédia
O padrão de 8 bits 0101 0000 guarda um inteiro com sinal em complemento para dois. Qual é o seu valor N em decimal?
0101 00008 bit
N =
2.Sistemas de numeraçãoDifícil
Defina os bits com o resultado de 8 bits de 0001 1001 >> 3. Qual é o valor R do resultado em decimal?
0001 1001>> 3
R =
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
Use o mapa de Karnaugh para encontrar a forma mínima em produto de somas (POS) de F(A, B, C, D) = Σm(2, 5, 8, 10, 13, 15). Quantos termos soma (fatores) N ela tem?
F(A, B, C, D) = Σm(2, 5, 8, 10, 13, 15)
N =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
Um clock de 10 kHz aciona um contador mod-16. Encontre a frequência fout da sua saída mais significativa, que completa um ciclo por ciclo de contagem.
fclk = 10 kHzN = 16
fout = kHz
5.Aquisição de dados e amostragemMédia
Uma UART envia bytes a 115200 baud no formato 8E1: 8 bits de dados, um bit de paridade par e 1 bit(s) de parada, além do bit de início. Encontre o maior número de bytes de dados por segundo que ela consegue transferir.
baud = 115200 Bd8E1
RB = B/s
6.Aquisição de dados e amostragemDifícil
Um ADC de 24 bits transmite cada amostra por uma UART a 19200 baud, formato 8E1 (bit de início, 8 bits de dados, paridade par, 1 bit de parada). Cada amostra é enviada como 3 byte(s) inteiro(s) e o enlace fica ocupado o tempo todo. Encontre a maior frequência de sinal fmax que pode ser amostrada sem aliasing, em Hz.
baud = 19200 BdN = 248E1
fmax = Hz
3Soluções
1.Sistemas de numeração
Resposta: N = 80
Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.
Somar os pesos
Os restantes bits mantêm os seus valores positivos normais.
64 + 16 = 80
Resposta
N = 80
2.Sistemas de numeração
Resposta: R = 3
Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.
Bit a bit
Deslocar para a direita por 3 move cada bit 3 posições para a direita; os bits que saem pela extremidade direita se perdem e entram zeros pela esquerda.
0001 1001 >> 3
= 0000 0011
Valor do resultado
0000 0011₂ = 3
Resposta
R = 3
3.Lógica digital: portas, mapas de Karnaugh e flip-flops
Resposta: N = 4
Mapas de Karnaugh: as células são ordenadas em código Gray (00, 01, 11, 10), de modo que células vizinhas, inclusive as que ficam nas bordas opostas, diferem em exatamente uma variável. Agrupe os 1s em retângulos de 1, 2, 4, 8 ou 16 células, o maior possível e o menor número possível, até que todo 1 esteja coberto. Cada grupo é um termo produto: as variáveis que permanecem constantes dentro dele. Um grupo de 2ᵏ células perde k variáveis. As condições irrelevantes (X) podem ser usadas para aumentar grupos, mas nunca precisam ser cobertas. Agrupar os 0s dá a forma POS mínima.
Agrupe os 0s
Todo grupo é um retângulo de 2ᵏ células; as células das bordas são vizinhas das células da borda oposta.
(B + D′)
(B′ + D)
(A + C + D)
(A + C′ + D′)
Forma POS mínima
F = (B + D′)(B′ + D)(A + C + D)(A + C′ + D′)
N = 4
Resposta
N = 4
Existe outro agrupamento do mesmo tamanho; ele tem o mesmo número de termos e de literais.
4.Lógica digital: portas, mapas de Karnaugh e flip-flops
Resposta: fout = 0,625 kHz
Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.
Divisão de frequência
fout = 10 kHz / 16 = 0,625 kHz
Resposta
fout = 0,625 kHz
5.Aquisição de dados e amostragem
Resposta: RB = 10473 B/s
UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.
Bits por quadro
1 + 8 + 1 + 1 = 11
Taxa de bytes
115200/11 = 10473 B/s
Resposta
RB = 10473 B/s
6.Aquisição de dados e amostragem
Resposta: fmax = 290,9 Hz
UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.