Eletrônica Digital: pacote de revisão

Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.

Novos exercíciosVoltar à disciplina

Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.

1Fórmulas e métodos

Sistemas de numeração

Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1

Lógica digital: portas, mapas de Karnaugh e flip-flops

Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados

Método

  1. Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
  2. Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
  3. Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
  4. Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.

Aquisição de dados e amostragem

Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)

Método

  1. Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
  2. Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
  3. Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
  4. Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.

2Exercícios

1.Sistemas de numeraçãoMédia
complemento para dois de 8 bits0−12806403201608040201

Defina os bits para armazenar −96 em complemento de dois de 8 bits. Lido como um número sem sinal, qual é o valor U do padrão?

N = −968 bit
U =
2.Sistemas de numeraçãoDifícil
Complemento de dois de 20 bits, N = ??sinal???????????????????

Qual é o inteiro mais negativo N que se pode guardar em complemento para dois de 20 bits?

20 bit
N =
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
MUXC′I0​0I1​CI2​CI3​ABS1​S0​F

Um multiplexador 4-para-1 tem as entradas de seleção S₁ = A e S₀ = B, e as entradas de dados ligadas a I₀ = C′, I₁ = 0, I₂ = C, I₃ = C. Para quantas das 8 combinações de A, B e C a saída vale F = 1? Encontre N.

I₀ = C′I₁ = 0I₂ = CI₃ = C
N =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
ABCD0001111000011110100113120415X7X6012X131150140819011110

Encontre a forma SOP mínima de F(A, B, C, D) = Σm(0, 2, 3, 5, 9, 10, 15) + d(6, 7, 13), em que d marca as condições irrelevantes (don’t-care). Quantos literais L ela contém?

F(A, B, C, D) = Σm(0, 2, 3, 5, 9, 10, 15) + d(6, 7, 13)
L =
5.Aquisição de dados e amostragemMédia
128⋮8 ch∿01N = 105 kHz? MB

Um gravador amostra 8 canais a 5 kHz cada, com um ADC de 10 bits. Cada amostra é armazenada em bytes inteiros. Encontre a memória M necessária para uma gravação de 15 min, em MB (1 MB = 10⁶ bytes).

n = 8fs = 5 kHzN = 10t = 15 min
M = MB
6.Aquisição de dados e amostragemDifícil
1216⋮16 ch∿01tc​ = 10 µstset​ = 2,5 µsfs​ = ?

Um multiplexador de 16 canais alimenta um único ADC. Cada conversão leva 10 µs e, após cada troca de canal, a entrada precisa de 2,5 µs para se estabilizar. Os canais são varridos em sequência, sem pausa. Encontre a taxa de amostragem fs de cada canal, em kHz.

n = 16tc = 10 µstset = 2,5 µs
fs = kHz

3Soluções

1.Sistemas de numeração

Resposta: U = 160

Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.

Inverter e somar um

96 = 0110 0000
invertido: 1001 1111
+1 → 1010 0000

Ler sem sinal

1010 0000₂ = 256 − 96 = 160

Resposta

U = 160
2.Sistemas de numeração

Resposta: N = −524288

Sistemas de numeração posicionais: cada algarismo vale o seu valor vezes uma potência da base. Em binário as posições valem 1, 2, 4, 8, 16, …; em hexadecimal 1, 16, 256, …, com A–F para 10–15. No complemento para dois de 8 bits, o bit da esquerda vale −128 em vez de +128; é assim que se guardam os números negativos.

Valor mais negativo

−219 = −524288

Resposta

N = −524288
3.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 3

Multiplexador: um multiplexador 2ⁿ-para-1 leva uma de suas entradas de dados à saída; as linhas de seleção, lidas como um número binário, escolhem qual. Para um MUX 4-para-1 com seleções S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Ligar as entradas de dados a 0, 1, C ou C′ faz o MUX produzir qualquer função de A, B e C, o que é uma maneira comum de construir lógica com um único chip.

Expressão da saída

F = A′B′C′ + AB′C + ABC

Linhas com F = 1

ABC = 000, 101, 111
N = 3

Resposta

N = 3
4.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: L = 13

Mapas de Karnaugh: as células são ordenadas em código Gray (00, 01, 11, 10), de modo que células vizinhas, inclusive as que ficam nas bordas opostas, diferem em exatamente uma variável. Agrupe os 1s em retângulos de 1, 2, 4, 8 ou 16 células, o maior possível e o menor número possível, até que todo 1 esteja coberto. Cada grupo é um termo produto: as variáveis que permanecem constantes dentro dele. Um grupo de 2ᵏ células perde k variáveis. As condições irrelevantes (X) podem ser usadas para aumentar grupos, mas nunca precisam ser cobertas. Agrupar os 0s dá a forma POS mínima.

Implicantes primos

Os maiores grupos que podem ser formados com 1s e Xs.

BD, B′CD′, A′C, AC′D, A′B′D′
ABCD0001111000011110100113120415X7X6012X131150140819011110

Cobertura mínima

F = BD + B′CD′ + A′C + AC′D + A′B′D′
L = 13

Resposta

L = 13
5.Aquisição de dados e amostragem

Resposta: M = 72 MB

Taxas de dados: cada canal fornece fs amostras por segundo de N bits, então a taxa bruta é canais × fs × N bit/s. Na memória, uma amostra ocupa bytes inteiros (uma amostra de 12 bits é armazenada em 2 bytes), então a memória para uma gravação é canais × fs × bytes por amostra × tempo. Um ADC multiplexado converte os canais um após o outro: cada conversão (com o tempo de estabilização) leva t, então uma rodada de n canais leva n·t e cada canal é amostrado a 1/(n·t).

Bytes por amostra

⌈10/8⌉ = 2 B

Taxa de bytes

8·5000·2 = 80000 B/s

Memória

M = 80000·900 = 7,2 × 10⁷ B = 72 MB

Resposta

M = 72 MB
6.Aquisição de dados e amostragem

Resposta: fs = 5 kHz

Taxas de dados: cada canal fornece fs amostras por segundo de N bits, então a taxa bruta é canais × fs × N bit/s. Na memória, uma amostra ocupa bytes inteiros (uma amostra de 12 bits é armazenada em 2 bytes), então a memória para uma gravação é canais × fs × bytes por amostra × tempo. Um ADC multiplexado converte os canais um após o outro: cada conversão (com o tempo de estabilização) leva t, então uma rodada de n canais leva n·t e cada canal é amostrado a 1/(n·t).

Tempo por canal

10 + 2,5 = 12,5 µs

Tempo por varredura

16·12,5 = 200 µs

Taxa de amostragem por canal

fs = 1/200 µs = 5 kHz

Resposta

fs = 5 kHz

ExamProblems · examproblems.com/courses/digital-electronics