Eletrônica Digital: pacote de revisão

Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.

Novos exercícios Voltar à disciplina

Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.

1Fórmulas e métodos

Sistemas de numeração

Pesos das posições: binário 2^k, octal 8^k, hexadecimal 16^k
Para decimal: Σ d_k·b^k
A partir de decimal: divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário: um dígito hexadecimal = 4 bits
Complemento para dois: inverta os bits e some 1

Lógica digital: portas, mapas de Karnaugh e flip-flops

Portas básicas: A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas: X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan: (X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh: 00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células: perde k variáveis
Multiplexador 4-para-1: F = A′B′I₀ + A′BI₁ + AB′I₂ + ABI₃
Flip-flops: D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores: n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; f_out = f_clk/N
Contador assíncrono (ripple): f_max = 1/(n·t_pd)
Contadores em anel e Johnson: n e 2n estados

Método

Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.

Aquisição de dados e amostragem

Critério de Nyquist: f_s > 2·f_max, f_N = f_s/2
Frequência de aliasing: f_a = |f − k·f_s|, k = round(f/f_s)
Tamanho do passo: 1 LSB = V_FSR/2ᴺ
Erro de quantização (arredondamento): ±½ LSB
Código do ADC com truncamento: D = ⌊V_in/LSB⌋
Bits para uma resolução r: 2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala: SQNR = 6,02·N + 1,76 dB
Taxa de dados: canais × f_s × N bit/s
ADC multiplexado: f_s = 1/(n·(t_c + t_set))
UART: T_b = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud: baud = f_clk/(16·D)

Método

Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
Em questões de amostragem, compare cada frequência com f_s/2; uma frequência mais alta aparece em f_a = |f − k·f_s|, com o múltiplo de f_s mais próximo.
Em questões de resolução, determine 1 LSB = V_FSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.

2Exercícios

1.Sistemas de numeraçãoMédia

Defina os bits para armazenar −15 em complemento de dois de 8 bits. Lido como um número sem sinal, qual é o valor U do padrão?

N = −158 bit

U =

2.Sistemas de numeraçãoDifícil

Defina os bits com o resultado de 8 bits de 1100 1111 AND 0111 1001. Qual é o valor R do resultado em decimal?

1100 1111AND0111 1001

R =

3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia

Use o mapa de Karnaugh para encontrar a forma mínima em soma de produtos (SOP) de F(A, B, C) = Σm(0, 1, 4, 6). Quantos termos produto N ela tem?

F(A, B, C) = Σm(0, 1, 4, 6)

N =

4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil

Encontre a forma SOP mínima de F(A, B, C, D) = Σm(2, 8, 11, 14, 15) + d(0, 3, 4, 7), em que d marca as condições irrelevantes (don’t-care). Quantos termos produto N ela tem?

F(A, B, C, D) = Σm(2, 8, 11, 14, 15) + d(0, 3, 4, 7)

N =

5.Aquisição de dados e amostragemMédia

Um ADC de 12 bits com faixa de entrada de 0 a 10 V trunca: seu código de saída é ⌊V_in/LSB⌋ com 1 LSB = V_FSR/2ᴺ. Encontre o código de saída decimal D para uma entrada de 0,944 V.

N = 12V_FSR = 10 VV_in = 0,944 V

D =

6.Aquisição de dados e amostragemDifícil

Um microcontrolador com clock de 20 MHz define sua taxa de baud da UART como f_clk/(16·D), com D um número inteiro arredondado para o valor mais próximo. O alvo é 115200 baud. Encontre o erro percentual da taxa de baud real (positivo quando ela é rápida demais).

f_clk = 20 MHzalvo = 115200 Bd

e = %

3Soluções

1.Sistemas de numeração

Resposta: U = 241

Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.

Inverter e somar um

15 = 0000 1111

invertido: 1111 0000

+1 → 1111 0001

Ler sem sinal

1111 0001₂ = 256 − 15 = 241

Resposta

U = 241

2.Sistemas de numeração

Resposta: R = 73

Bit a bit

AND dá 1 apenas onde os dois bits são 1.

1100 1111

AND 0111 1001

= 0100 1001

Valor do resultado

0100 1001₂ = 73

Resposta

R = 73

3.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 2

Mapas de Karnaugh: as células são ordenadas em código Gray (00, 01, 11, 10), de modo que células vizinhas, inclusive as que ficam nas bordas opostas, diferem em exatamente uma variável. Agrupe os 1s em retângulos de 1, 2, 4, 8 ou 16 células, o maior possível e o menor número possível, até que todo 1 esteja coberto. Cada grupo é um termo produto: as variáveis que permanecem constantes dentro dele. Um grupo de 2ᵏ células perde k variáveis. As condições irrelevantes (X) podem ser usadas para aumentar grupos, mas nunca precisam ser cobertas. Agrupar os 0s dá a forma POS mínima.

Agrupe os 1s

Todo grupo é um retângulo de 2ᵏ células; as células das bordas são vizinhas das células da borda oposta.

AC′

A′B′

Forma SOP mínima

F = AC′ + A′B′

N = 2

Resposta

N = 2

4.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 4

Implicantes primos

Os maiores grupos que podem ser formados com 1s e Xs.

CD, B′C′D′, A′B′D′, A′B′C, ABC

Cobertura mínima

F = CD + B′C′D′ + A′B′D′ + ABC

N = 4

Resposta

N = 4

Existe outro agrupamento do mesmo tamanho; ele tem o mesmo número de termos e de literais.

5.Aquisição de dados e amostragem

Resposta: D = 386

Resolução do ADC: um conversor de N bits divide sua faixa de fundo de escala V_FSR em 2ᴺ códigos, de 0 a 2ᴺ − 1. Um passo é 1 LSB = V_FSR/2ᴺ: a menor variação que o conversor consegue mostrar. Um ADC com truncamento dá o código ⌊V_in/LSB⌋; um ADC com arredondamento nunca fica a mais de ½ LSB do valor verdadeiro, seu erro de quantização. Cada bit a mais reduz o LSB à metade e acrescenta cerca de 6 dB à relação sinal-ruído de quantização ideal SQNR = 6,02·N + 1,76 dB para uma senoide de fundo de escala. Para alcançar uma resolução r em uma faixa, escolha o menor N com 2ᴺ ≥ faixa/r.

Tamanho do passo

1 LSB = 10/2¹² = 2,441 mV

Código

V_in/LSB = 944/2,441 = 386,7

código = ⌊386,7⌋ = 386

Resposta

D = 386

Em binário, isso é 000110000010.

6.Aquisição de dados e amostragem

Resposta: e = −1,357 %

UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura T_b = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = f_clk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.

Divisor

D = 20·10⁶/(16·115200) = 10,85 → 11

Taxa de baud real

20·10⁶/(16·11) = 113636 Bd

Erro

(113636 − 115200)/115200·100 = −1,357 %

Resposta

e = −1,357 %

Um erro abaixo de cerca de 2 % costuma ser aceitável.

ExamProblems · examproblems.com/courses/digital-electronics