Eletrônica Digital: pacote de revisão

Formulários, as principais etapas dos métodos de cada tópico e 6 exercícios, com soluções completas no final.

Novos exercíciosVoltar à disciplina

Na janela de impressão, escolha “Salvar como PDF” para guardar uma cópia no seu dispositivo.

1Fórmulas e métodos

Sistemas de numeração

Pesos das posições
binário 2k, octal 8k, hexadecimal 16k
Para decimal
Σ dk·bk
A partir de decimal
divida pela base e leia os restos de baixo para cima
Hexadecimal ↔ binário
um dígito hexadecimal = 4 bits
Complemento para dois
inverta os bits e some 1

Lógica digital: portas, mapas de Karnaugh e flip-flops

Portas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Regras booleanas
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Ordem do mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ células
perde k variáveis
Multiplexador 4-para-1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flip-flops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; mod-N: menor n com 2ⁿ ≥ N; fout = fclk/N
Contador assíncrono (ripple)
fmax = 1/(n·tpd)
Contadores em anel e Johnson
n e 2n estados

Método

  1. Para um circuito, trabalhe das entradas até a saída, uma porta de cada vez, e escreva o valor em cada fio, ou escreva a sua expressão e preencha a tabela-verdade.
  2. Para simplificar, coloque os 1s (e as condições irrelevantes como X) num mapa de Karnaugh com linhas e colunas em código Gray: 00, 01, 11, 10.
  3. Cubra os 1s com o menor número possível de grupos, os maiores possíveis, de 1, 2, 4, 8 ou 16 células, dando a volta pelas bordas; cada grupo é um termo produto formado pelas variáveis que permanecem constantes. Agrupe os 0s para a forma POS.
  4. Para flip-flops e contadores, leia as entradas em cada borda ativa do clock, escreva o estado após cada borda e lembre-se de que um contador de n bits dá a volta após 2ⁿ estados.

Aquisição de dados e amostragem

Critério de Nyquist
fs > 2·fmax, fN = fs/2
Frequência de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamanho do passo
1 LSB = VFSR/2ᴺ
Erro de quantização (arredondamento)
±½ LSB
Código do ADC com truncamento
D = ⌊Vin/LSB⌋
Bits para uma resolução r
2ᴺ ≥ span/r
SQNR ideal, senoide de fundo de escala
SQNR = 6,02·N + 1,76 dB
Taxa de dados
canais × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baud; 8N1 = 10 bits por byte; bytes/s = baud/bits por quadro
Divisor da taxa de baud
baud = fclk/(16·D)

Método

  1. Anote o que é dado: taxa de amostragem, frequências do sinal, número de bits, faixa de entrada, taxa de baud.
  2. Em questões de amostragem, compare cada frequência com fs/2; uma frequência mais alta aparece em fa = |f − k·fs|, com o múltiplo de fs mais próximo.
  3. Em questões de resolução, determine 1 LSB = VFSR/2ᴺ ou o menor N com 2ᴺ ≥ faixa/resolução.
  4. Para taxas de dados e enlaces UART, conte tudo o que é enviado: canais, amostras por segundo, bits ou bytes inteiros por amostra e os bits de início, de paridade e de parada de cada quadro.

2Exercícios

1.Sistemas de numeraçãoMédia
complemento para dois de 8 bits0−12806403201608040201

Defina os bits para armazenar −63 em complemento de dois de 8 bits. Lido como um número sem sinal, qual é o valor U do padrão?

N = −638 bit
U =
2.Sistemas de numeraçãoDifícil
clique nos bits para defini-los012806403201608040201

Defina os bits com o resultado de 8 bits de 0011 1000 << 1. Qual é o valor R do resultado em decimal?

0011 1000<< 1
R =
3.Lógica digital: portas, mapas de Karnaugh e flip-flopsMédia
MUX0I0​C′I1​1I2​1I3​ABS1​S0​F

Um multiplexador 4-para-1 tem as entradas de seleção S₁ = A e S₀ = B, e as entradas de dados ligadas a I₀ = 0, I₁ = C′, I₂ = 1, I₃ = 1. Para quantas das 8 combinações de A, B e C a saída vale F = 1? Encontre N.

I₀ = 0I₁ = C′I₂ = 1I₃ = 1
N =
4.Lógica digital: portas, mapas de Karnaugh e flip-flopsDifícil
CLKT1234567

Um flip-flop T acionado na borda de subida começa com Q = 0 e recebe as entradas mostradas em 7 bordas de subida do clock. Quantas vezes N Q muda de estado?

Q₀ = 0T
N =
5.Aquisição de dados e amostragemMédia
Vin​N = ?200 mm2ᴺ − 10≤ 0,1 mm

Um sensor mede distância em uma faixa de 200 mm, e sua saída preenche toda a faixa de entrada de um ADC. A leitura deve resolver 0,1 mm. Encontre o menor número de bits N de que o ADC precisa.

faixa = 200 mmresolução = 0,1 mm
N =
6.Aquisição de dados e amostragemDifícil
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​2 MHz / (16·D)

Um microcontrolador com clock de 2 MHz define sua taxa de baud da UART como fclk/(16·D), com D um número inteiro arredondado para o valor mais próximo. O alvo é 19200 baud. Encontre o erro percentual da taxa de baud real (positivo quando ela é rápida demais).

fclk = 2 MHzalvo = 19200 Bd
e = %

3Soluções

1.Sistemas de numeração

Resposta: U = 193

Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.

Inverter e somar um

63 = 0011 1111
invertido: 1100 0000
+1 → 1100 0001

Ler sem sinal

1100 0001₂ = 256 − 63 = 193

Resposta

U = 193
2.Sistemas de numeração

Resposta: R = 112

Definir bits: cada bit vale uma potência de dois (128, 64, …, 1). Um dígito hexadecimal são exatamente quatro bits, e em complemento de dois de 8 bits o bit mais à esquerda vale −128. As operações bit a bit atuam em cada posição de bit separadamente.

Bit a bit

Deslocar para a esquerda por 1 move cada bit 1 posições para a esquerda; os bits que saem pela extremidade esquerda se perdem e entram zeros pela direita.

0011 1000 << 1
= 0111 0000

Valor do resultado

0111 0000₂ = 112

Resposta

R = 112
3.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 5

Multiplexador: um multiplexador 2ⁿ-para-1 leva uma de suas entradas de dados à saída; as linhas de seleção, lidas como um número binário, escolhem qual. Para um MUX 4-para-1 com seleções S₁S₀ = AB, F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Ligar as entradas de dados a 0, 1, C ou C′ faz o MUX produzir qualquer função de A, B e C, o que é uma maneira comum de construir lógica com um único chip.

Expressão da saída

F = A′BC′ + AB′ + AB

Linhas com F = 1

ABC = 010, 100, 101, 110, 111
N = 5

Resposta

N = 5
4.Lógica digital: portas, mapas de Karnaugh e flip-flops

Resposta: N = 2

Flip-flops e contadores: um flip-flop muda apenas na borda ativa do clock. D copia a sua entrada (Q⁺ = D); T inverte quando T = 1; JK mantém para 00, zera para 01, seta para 10 e inverte para 11. Um contador binário de n bits tem 2ⁿ estados e conta módulo 2ⁿ; um contador módulo N conta 0, 1, …, N − 1 e volta a 0, e precisa de flip-flops em número igual ao menor n com 2ⁿ ≥ N. Cada estágio de um contador assíncrono (ripple) divide a frequência por dois, de modo que a última saída de um contador módulo N funciona a fclk/N. Um contador Johnson de n flip-flops tem 2n estados, um contador em anel n.

Q após cada borda

Um flip-flop T inverte em cada borda de subida com T = 1 e mantém com T = 0.

1: T = 0 → Q = 0
2: T = 0 → Q = 0
3: T = 0 → Q = 0
4: T = 1 → Q = 1
5: T = 1 → Q = 0
6: T = 0 → Q = 0
7: T = 0 → Q = 0

Conte as mudanças

0 → 0 → 0 → 0 → 1 → 0 → 0 → 0
N = 2

Resposta

N = 2
5.Aquisição de dados e amostragem

Resposta: N = 11

Resolução do ADC: um conversor de N bits divide sua faixa de fundo de escala VFSR em 2ᴺ códigos, de 0 a 2ᴺ − 1. Um passo é 1 LSB = VFSR/2ᴺ: a menor variação que o conversor consegue mostrar. Um ADC com truncamento dá o código ⌊Vin/LSB⌋; um ADC com arredondamento nunca fica a mais de ½ LSB do valor verdadeiro, seu erro de quantização. Cada bit a mais reduz o LSB à metade e acrescenta cerca de 6 dB à relação sinal-ruído de quantização ideal SQNR = 6,02·N + 1,76 dB para uma senoide de fundo de escala. Para alcançar uma resolução r em uma faixa, escolha o menor N com 2ᴺ ≥ faixa/r.

Passos necessários

200/0,1 = 2000

Bits

log₂(2000) = 10,97
210 = 1024 < 2000 ≤ 211 = 2048
N = 11

Resposta

N = 11
6.Aquisição de dados e amostragem

Resposta: e = −6,994 %

UART: um enlace serial assíncrono envia cada byte como um quadro: um bit de início (baixo), os bits de dados, um bit de paridade opcional e um ou dois bits de parada (alto). A taxa de baud é o número de bits por segundo, então um bit dura Tb = 1/baud e um quadro de n bits dura n/baud. O formato comum 8N1 tem 10 bits por byte. O gerador de baud divide o clock: baud = fclk/(16·D) com um número inteiro D, então a taxa de baud real difere um pouco da desejada; um erro abaixo de cerca de 2 % costuma ser aceitável.

Divisor

D = 2·10⁶/(16·19200) = 6,51 → 7

Taxa de baud real

2·10⁶/(16·7) = 17857 Bd

Erro

(17857 − 19200)/19200·100 = −6,994 %

Resposta

e = −6,994 %

Um erro acima de cerca de 2 % torna o enlace pouco confiável: escolha outro clock ou outra taxa de baud.

ExamProblems · examproblems.com/courses/digital-electronics