ระบบเลข
- ค่าประจำตำแหน่ง
- ฐานสอง 2k, ฐานแปด 8k, ฐานสิบหก 16k
- เป็นเลขฐานสิบ
- Σ dk·bk
- จากเลขฐานสิบ
- หารด้วยฐาน อ่านเศษจากล่างขึ้นบน
- ฐานสิบหก ↔ ฐานสอง
- เลขฐานสิบหกหนึ่งหลัก = 4 บิต
- two’s complement
- กลับบิตแล้วบวก 1
สรุปสูตร ขั้นตอนวิธีทำที่สำคัญของทุกหัวข้อ และโจทย์ฝึก 6 ข้อ พร้อมเฉลยละเอียดไว้ท้ายเล่ม
รูปแบบ 8 บิต 1101 1001 เก็บจำนวนเต็มมีเครื่องหมายแบบ two's complement ค่าของมัน N ในเลขฐานสิบคือเท่าใด
ตั้งบิตให้เป็นผลลัพธ์ 8 บิตของ 0001 1000 OR 1110 0001 ค่าของผลลัพธ์ R เป็นเท่าใดในเลขฐานสิบ
มัลติเพล็กเซอร์ 4 ต่อ 1 มีอินพุตเลือก S₁ = A และ S₀ = B และอินพุตข้อมูลต่อเข้ากับ I₀ = C, I₁ = C′, I₂ = C′, I₃ = 0 จาก 8 ชุดของ A, B และ C มีกี่ชุดที่เอาต์พุต F = 1 จงหา N
ตัวนับริปเปิล (อะซิงโครนัส) 6 บิตสร้างจากฟลิปฟล็อปที่มีความหน่วงการแพร่กระจายตัวละ 25 ns เอาต์พุตทั้งหมดต้องนิ่งก่อนขอบสัญญาณนาฬิกาถัดไป จงหาความถี่นาฬิกาสูงสุด fmax
เซนเซอร์วัดอุณหภูมิในช่วง 200 °C และเอาต์พุตของมันเต็มช่วงอินพุตของ ADC ค่าที่อ่านต้องแยกแยะ 0.25 °C ได้ จงหาจำนวนบิตที่น้อยที่สุด N ที่ ADC ต้องใช้
คลื่นสี่เหลี่ยม 1.76 kHz ถูกสุ่มที่ 8 kHz โดยไม่มีฟิลเตอร์ป้องกันแอลลิอัส คลื่นสี่เหลี่ยมมีฮาร์มอนิกคี่ 3f₁, 5f₁, 7f₁, … ฮาร์มอนิก 7f₁ ของมันปรากฏในข้อมูลที่ถูกสุ่มที่ความถี่ fa ใด จงตอบในหน่วย Hz
คำตอบ: N = −39
ระบบเลขตามตำแหน่ง: แต่ละหลักมีค่าเท่ากับค่าของหลักนั้นคูณกำลังของฐาน ในเลขฐานสองแต่ละตำแหน่งมีค่า 1, 2, 4, 8, 16, …; ในเลขฐานสิบหก 1, 16, 256, … โดย A–F แทน 10–15 ในระบบ two's complement 8 บิต บิตซ้ายสุดมีค่า −128 แทนที่จะเป็น +128 ซึ่งเป็นวิธีเก็บจำนวนลบ
บิตอื่นยังคงมีค่าเป็นบวกตามปกติ
คำตอบ: R = 249
การตั้งค่าบิต: แต่ละบิตมีค่าเป็นกำลังของสอง (128, 64, …, 1) เลขฐานสิบหกหนึ่งหลักคือสี่บิตพอดี และใน two's complement 8 บิต บิตซ้ายสุดมีค่า −128 การดำเนินการระดับบิตทำงานกับแต่ละตำแหน่งบิตแยกกัน
OR ให้ 1 เมื่ออย่างน้อยหนึ่งบิตเป็น 1
คำตอบ: N = 3
มัลติเพล็กเซอร์: มัลติเพล็กเซอร์ 2ⁿ ต่อ 1 ส่งอินพุตข้อมูลหนึ่งตัวไปยังเอาต์พุต สายเลือก (select) เมื่ออ่านเป็นเลขฐานสองจะเลือกว่าตัวใด สำหรับ MUX 4 ต่อ 1 ที่สายเลือก S₁S₀ = AB จะได้ F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃ การต่ออินพุตข้อมูลเข้ากับ 0, 1, C หรือ C′ ทำให้ MUX สร้างฟังก์ชันใดก็ได้ของ A, B และ C ซึ่งเป็นวิธีที่พบบ่อยในการสร้างตรรกะด้วยชิปตัวเดียว
คำตอบ: fmax = 6.667 MHz
ฟลิปฟล็อปและตัวนับ: ฟลิปฟล็อปเปลี่ยนค่าเฉพาะที่ขอบแอ็กทีฟของสัญญาณนาฬิกา D คัดลอกอินพุต (Q⁺ = D); T สลับค่าเมื่อ T = 1; JK คงค่าสำหรับ 00 รีเซ็ตสำหรับ 01 เซตสำหรับ 10 และสลับค่าสำหรับ 11 ตัวนับฐานสอง n บิตมี 2ⁿ สถานะและนับมอดูโล 2ⁿ ตัวนับมอด N นับ 0, 1, …, N − 1 แล้ววนกลับเป็น 0 และต้องใช้ฟลิปฟล็อปจำนวน n ที่น้อยที่สุดที่ 2ⁿ ≥ N แต่ละภาคของตัวนับริปเปิลลดความถี่ลงครึ่งหนึ่ง ดังนั้นเอาต์พุตสุดท้ายของตัวนับมอด N ทำงานที่ fclk/N ตัวนับจอห์นสันที่มีฟลิปฟล็อป n ตัวมี 2n สถานะ ตัวนับริงมี n
คำตอบ: N = 10
ความละเอียดของ ADC: ตัวแปลง N บิตแบ่งช่วงเต็มสเกล VFSR เป็น 2ᴺ รหัส จาก 0 ถึง 2ᴺ − 1 หนึ่งขั้นคือ 1 LSB = VFSR/2ᴺ ซึ่งเป็นการเปลี่ยนแปลงที่เล็กที่สุดที่ตัวแปลงแสดงได้ ADC แบบตัดทิ้งให้รหัส ⌊Vin/LSB⌋ ส่วน ADC แบบปัดเศษห่างจากค่าจริงไม่เกิน ½ LSB ซึ่งเป็นความคลาดเคลื่อนจากการควอนไทซ์ของมัน ทุกบิตที่เพิ่มทำให้ LSB ลดครึ่งหนึ่งและเพิ่มอัตราส่วนสัญญาณต่อสัญญาณรบกวนจากการควอนไทซ์ในอุดมคติประมาณ 6 dB โดย SQNR = 6.02·N + 1.76 dB สำหรับไซน์เต็มสเกล เพื่อให้ได้ความละเอียด r ตลอดช่วงหนึ่ง ให้เลือก N ที่น้อยที่สุดที่ 2ᴺ ≥ ช่วง/r
คำตอบ: fa = 3680 Hz
การสุ่ม: ADC วัดสัญญาณ fs ครั้งต่อวินาที ตามทฤษฎีบทไนควิสต์–แชนนอน ความถี่ f ถูกจับได้ถูกต้องก็ต่อเมื่อ f < fs/2 ซึ่งเป็นความถี่ไนควิสต์ (ความถี่พับ) ดังนั้นอัตราการสุ่มต้องเกินสองเท่าของความถี่สัญญาณสูงสุด ความถี่ที่สูงกว่าไม่ได้หายไป: มันปรากฏเป็นแอลลิอัสที่ fa = |f − k·fs| โดยจำนวนเต็ม k ทำให้ผลลัพธ์อยู่ระหว่าง 0 ถึง fs/2 ตัวอย่างแยกทั้งสองไม่ออก ดังนั้นฟิลเตอร์ป้องกันแอลลิอัสแบบแอนะล็อกต้องกำจัดทุกอย่างเหนือ fs/2 ก่อนเข้า ADC
แอลลิอัสตกอยู่ในแถบสัญญาณ ซึ่งฟิลเตอร์ดิจิทัลกำจัดไม่ได้ มีเพียงฟิลเตอร์แอนะล็อกก่อน ADC เท่านั้นที่ช่วยได้
ExamProblems · examproblems.com/courses/digital-electronics