Formelsammlungen, die wichtigsten Lösungsschritte zu jedem Thema und 6 Übungsaufgaben, mit vollständigen Lösungen am Ende.
Setze die Bits so, dass sie −48 im 8-Bit-Zweierkomplement speichern. Welchen Wert U hat das Muster, wenn man es als vorzeichenlose Zahl liest?
Setze die Bits auf das 8-Bit-Ergebnis von 1000 1110 >> 3. Welchen Wert R hat das Ergebnis dezimal?
Ein 4-zu-1-Multiplexer hat die Auswahleingänge S₁ = A und S₀ = B, und seine Dateneingänge liegen auf I₀ = 0, I₁ = C′, I₂ = 0, I₃ = 1. Für wie viele der 8 Kombinationen von A, B und C ist der Ausgang F = 1? Bestimme N.
Ein 4-Bit-Schieberegister Q₃Q₂Q₁Q₀ enthält 1101. Bei jeder Taktflanke werden die Bits um eine Stelle nach rechts geschoben (Q₃ → Q₂ → Q₁ → Q₀, Q₀ geht verloren), und der serielle Eingang gelangt in Q₃. Der serielle Eingang ist 0, 1, 0, 0, 1 an den 5 Flanken. Gib den Endzustand Q = Q₃Q₂Q₁Q₀ als Dezimalzahl an.
Ein UART sendet Bytes mit 115200 Baud im Format 8E1: 8 Datenbits, ein gerades Paritätsbit und 1 Stoppbit(s), plus das Startbit. Bestimme die größte Anzahl an Datenbytes pro Sekunde, die er übertragen kann.
Ein 10-Bit-ADC streamt jeden Abtastwert über einen UART mit 9600 Baud im Format 8N1 (Startbit, 8 Datenbits, 1 Stoppbit). Jeder Abtastwert wird als 2 ganze(s) Byte(s) gesendet, und die Verbindung ist dauernd belegt. Bestimme die höchste Signalfrequenz fmax, die ohne Aliasing abgetastet werden kann, in Hz.
Antwort: U = 208
Bits setzen: Jedes Bit hat den Wert einer Zweierpotenz (128, 64, …, 1). Eine Hexadezimalziffer entspricht genau vier Bits, und im 8-Bit-Zweierkomplement hat das linke Bit den Wert −128. Bitweise Operationen wirken auf jede Bitposition einzeln.
Antwort: R = 17
Bits setzen: Jedes Bit hat den Wert einer Zweierpotenz (128, 64, …, 1). Eine Hexadezimalziffer entspricht genau vier Bits, und im 8-Bit-Zweierkomplement hat das linke Bit den Wert −128. Bitweise Operationen wirken auf jede Bitposition einzeln.
Das Rechtsschieben um 3 verschiebt jedes Bit um 3 Stellen nach rechts; Bits, die am rechten Ende herausfallen, gehen verloren, und links kommen Nullen nach.
Antwort: N = 3
Multiplexer: Ein 2ⁿ-zu-1-Multiplexer schaltet einen seiner Dateneingänge auf den Ausgang durch; die als Binärzahl gelesenen Auswahlleitungen bestimmen, welchen. Bei einem 4-zu-1-MUX mit den Auswahleingängen S₁S₀ = AB gilt F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Legt man die Dateneingänge auf 0, 1, C oder C′, erzeugt der MUX jede Funktion von A, B und C, was ein gängiger Weg ist, Logik mit einem Baustein aufzubauen.
Antwort: Q = 9
Flipflops und Zähler: Ein Flipflop ändert sich nur bei der aktiven Taktflanke. D übernimmt seinen Eingang (Q⁺ = D); T kippt bei T = 1; JK hält bei 00, setzt bei 01 zurück, setzt bei 10 und kippt bei 11. Ein n-Bit-Binärzähler hat 2ⁿ Zustände und zählt modulo 2ⁿ; ein Mod-N-Zähler läuft 0, 1, …, N − 1 und wieder auf 0 und braucht die kleinste Anzahl n von Flipflops mit 2ⁿ ≥ N. Jede Stufe eines Asynchronzählers halbiert die Frequenz, daher läuft der letzte Ausgang eines Mod-N-Zählers mit fclk/N. Ein Johnson-Zähler aus n Flipflops hat 2n Zustände, ein Ringzähler n.
Antwort: RB = 10473 B/s
UART: Eine asynchrone serielle Verbindung sendet jedes Byte als Frame: ein Startbit (low), die Datenbits, ein optionales Paritätsbit und ein oder zwei Stoppbits (high). Die Baudrate ist die Anzahl der Bits pro Sekunde, ein Bit dauert also Tb = 1/Baudrate und ein Frame aus n Bits dauert n/Baudrate. Das übliche 8N1-Format hat 10 Bits pro Byte. Der Baudratengenerator teilt den Takt: Baudrate = fclk/(16·D) mit einer ganzen Zahl D, sodass die tatsächliche Baudrate leicht vom Sollwert abweicht; ein Fehler unter etwa 2 % ist meist akzeptabel.
Antwort: fmax = 240 Hz
UART: Eine asynchrone serielle Verbindung sendet jedes Byte als Frame: ein Startbit (low), die Datenbits, ein optionales Paritätsbit und ein oder zwei Stoppbits (high). Die Baudrate ist die Anzahl der Bits pro Sekunde, ein Bit dauert also Tb = 1/Baudrate und ein Frame aus n Bits dauert n/Baudrate. Das übliche 8N1-Format hat 10 Bits pro Byte. Der Baudratengenerator teilt den Takt: Baudrate = fclk/(16·D) mit einer ganzen Zahl D, sodass die tatsächliche Baudrate leicht vom Sollwert abweicht; ein Fehler unter etwa 2 % ist meist akzeptabel.
ExamProblems · examproblems.com/courses/digital-electronics