Digitaltechnik: Lernpaket

Formelsammlungen, die wichtigsten Lösungsschritte zu jedem Thema und 6 Übungsaufgaben, mit vollständigen Lösungen am Ende.

Neue AufgabenZurück zum Kurs

Wähle im Druckfenster „Als PDF speichern“, um eine Kopie auf deinem Gerät zu behalten.

1Formeln und Methoden

Zahlensysteme

Stellenwerte
binär 2k, oktal 8k, hex 16k
Ins Dezimalsystem
Σ dk·bk
Aus dem Dezimalsystem
durch die Basis teilen, die Reste von unten nach oben lesen
Hex ↔ binär
eine Hex-Ziffer = 4 Bits
Zweierkomplement
die Bits invertieren und 1 addieren

Digitaltechnik: Gatter, Karnaugh-Diagramme & Flipflops

Grundgatter
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Boolesche Regeln
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Reihenfolge im Karnaugh-Diagramm
00, 01, 11, 10 (Gray code)
Gruppe aus 2ᵏ Feldern
verliert k Variablen
4-zu-1-Multiplexer
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Flipflops
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Zähler
n Bit: 2ⁿ Zustände; Mod-N: kleinstes n mit 2ⁿ ≥ N; fout = fclk/N
Asynchronzähler
fmax = 1/(n·tpd)
Ring- und Johnson-Zähler
n und 2n Zustände

Methode

  1. Gehe bei einer Schaltung von den Eingängen zum Ausgang vor, ein Gatter nach dem anderen, und schreibe den Wert an jede Leitung, oder schreibe ihren Ausdruck auf und fülle die Wahrheitstabelle aus.
  2. Trage zum Vereinfachen die Einsen (und die Don’t-Cares als X) in ein Karnaugh-Diagramm mit Zeilen und Spalten im Gray-Code ein: 00, 01, 11, 10.
  3. Decke die Einsen mit möglichst wenigen und möglichst großen Gruppen aus 1, 2, 4, 8 oder 16 Feldern ab, auch über den Rand hinweg; jede Gruppe ist ein Produktterm aus den Variablen, die konstant bleiben. Fasse für die POS-Form die Nullen zusammen.
  4. Lies bei Flipflops und Zählern die Eingänge an jeder aktiven Taktflanke ab, schreibe den Zustand nach jeder Flanke auf und denke daran, dass ein n-Bit-Zähler nach 2ⁿ Zuständen überläuft.

Messdatenerfassung und Abtastung

Nyquist-Kriterium
fs > 2·fmax, fN = fs/2
Alias-Frequenz
fa = |f − k·fs|, k = round(f/fs)
Schrittweite
1 LSB = VFSR/2ᴺ
Quantisierungsfehler (Runden)
±½ LSB
ADC-Code bei Abschneiden
D = ⌊Vin/LSB⌋
Bits für eine Auflösung r
2ᴺ ≥ span/r
Ideales SQNR, Sinus mit Vollaussteuerung
SQNR = 6,02·N + 1,76 dB
Datenrate
Kanäle × fs × N bit/s
Gemultiplexter ADC
fs = 1/(n·(tc + tset))
UART
Tb = 1/Baudrate; 8N1 = 10 Bit pro Byte; Byte/s = Baudrate/Bits pro Frame
Baudraten-Teiler
baud = fclk/(16·D)

Methode

  1. Schreibe auf, was gegeben ist: Abtastrate, Signalfrequenzen, Bitanzahl, Eingangsbereich, Baudrate.
  2. Vergleiche bei Abtastaufgaben jede Frequenz mit fs/2; eine höhere Frequenz erscheint bei fa = |f − k·fs| mit dem nächstgelegenen Vielfachen von fs.
  3. Bestimme bei Auflösungsaufgaben 1 LSB = VFSR/2ᴺ oder das kleinste N mit 2ᴺ ≥ Spanne/Auflösung.
  4. Zähle bei Datenraten und UART-Verbindungen alles, was gesendet wird: Kanäle, Abtastwerte pro Sekunde, Bits oder ganze Bytes pro Abtastwert sowie Start-, Paritäts- und Stoppbits jedes Frames.

2Übungsaufgaben

1.ZahlensystemeMittel
8-Bit-Zweierkomplement0−12806403201608040201

Setze die Bits so, dass sie −34 im 8-Bit-Zweierkomplement speichern. Welchen Wert U hat das Muster, wenn man es als vorzeichenlose Zahl liest?

N = −348 bit
U =
2.ZahlensystemeSchwer
24 Bit, vorzeichenlos, N = ?????????????????????????

Was ist die größte vorzeichenlose ganze Zahl N, die in 24 Bits passt?

24 bit
N =
3.Digitaltechnik: Gatter, Karnaugh-Diagramme & FlipflopsMittel
ABC000111100101324576

Vereinfache F = A′BC + B′C + A′B′C′ + AB′C′ zur minimalen Summe von Produkten. Wie viele Literale L enthält der vereinfachte Ausdruck?

F = A′BC + B′C + A′B′C′ + AB′C′
L =
4.Digitaltechnik: Gatter, Karnaugh-Diagramme & FlipflopsSchwer
DQ0​Q0​DQ1​Q1​DQ2​Q2​DQ3​Q3​DQ4​Q4​DQ5​Q5​DQ6​Q6​DQ7​Q7​CLKRING

Ein Ringzähler besteht aus 8 D-Flipflops, wobei der letzte Ausgang auf den ersten Eingang zurückgeführt wird, und beginnt mit einer einzelnen 1. Wie viele verschiedene Zustände N durchläuft er?

n = 8
N =
5.Messdatenerfassung und AbtastungMittel
Vin​N = 105 V2ᴺ − 11 LSB0,385 V?

Ein 10-Bit-ADC mit einem Eingangsbereich von 0 bis 5 V schneidet ab: Sein Ausgangscode ist ⌊Vin/LSB⌋ mit 1 LSB = VFSR/2ᴺ. Bestimme den dezimalen Ausgangscode D für eine Eingangsspannung von 0,385 V.

N = 10VFSR = 5 VVin = 0,385 V
D =
6.Messdatenerfassung und AbtastungSchwer
SD0​D1​D2​D3​D4​D5​D6​D7​1/fbaud​10 MHz / (16·D)

Ein Mikrocontroller mit 10 MHz Takt stellt seine UART-Baudrate als fclk/(16·D) ein, wobei D eine ganze Zahl ist, die auf den nächsten Wert gerundet wird. Die Zielbaudrate beträgt 19200 Baud. Bestimme den prozentualen Fehler der tatsächlichen Baudrate (positiv, wenn sie zu schnell ist).

fclk = 10 MHzZiel = 19200 Bd
e = %

3Lösungen

1.Zahlensysteme

Antwort: U = 222

Bits setzen: Jedes Bit hat den Wert einer Zweierpotenz (128, 64, …, 1). Eine Hexadezimalziffer entspricht genau vier Bits, und im 8-Bit-Zweierkomplement hat das linke Bit den Wert −128. Bitweise Operationen wirken auf jede Bitposition einzeln.

Invertieren und eins addieren

34 = 0010 0010
invertiert: 1101 1101
+1 → 1101 1110

Vorzeichenlos lesen

1101 1110₂ = 256 − 34 = 222

Antwort

U = 222
2.Zahlensysteme

Antwort: N = 1,678 × 10⁷

Stellenwertsysteme: Jede Ziffer ist ihren Wert mal eine Potenz der Basis wert. Im Binärsystem sind die Stellen 1, 2, 4, 8, 16, … wert, im Hexadezimalsystem 1, 16, 256, …, wobei A–F für 10–15 stehen. Im 8-Bit-Zweierkomplement ist das linke Bit −128 statt +128 wert; so werden negative Zahlen gespeichert.

Größter Wert

224 − 1 = 16777215

Antwort

N = 16777215
3.Digitaltechnik: Gatter, Karnaugh-Diagramme & Flipflops

Antwort: L = 3

Boolesche Algebra: Die Regeln, die Ausdrücke vereinfachen, sind X + X′ = 1 und X·X′ = 0, X + X = X, die Absorption X + X·Y = X, die Zusammenfassungsregel X·Y + X·Y′ = X, X + X′Y = X + Y und das Konsensus-Theorem XY + X′Z + YZ = XY + X′Z. Die De-Morganschen Gesetze machen aus (X·Y)′ den Ausdruck X′ + Y′ und aus (X + Y)′ den Ausdruck X′·Y′. Ein Karnaugh-Diagramm wendet diese Regeln grafisch an: Jede Gruppe aus zwei benachbarten Feldern ist eine Anwendung von XY + XY′ = X.

Minterme des Ausdrucks

A′BC → m(3)
B′C → m(1, 5)
A′B′C′ → m(0)
AB′C′ → m(4)
ABC00011110011011130214150706

Gruppieren und ablesen

F = B′ + A′C

Die Literale zählen

L = 3

Antwort

L = 3
4.Digitaltechnik: Gatter, Karnaugh-Diagramme & Flipflops

Antwort: N = 8

Flipflops und Zähler: Ein Flipflop ändert sich nur bei der aktiven Taktflanke. D übernimmt seinen Eingang (Q⁺ = D); T kippt bei T = 1; JK hält bei 00, setzt bei 01 zurück, setzt bei 10 und kippt bei 11. Ein n-Bit-Binärzähler hat 2ⁿ Zustände und zählt modulo 2ⁿ; ein Mod-N-Zähler läuft 0, 1, …, N − 1 und wieder auf 0 und braucht die kleinste Anzahl n von Flipflops mit 2ⁿ ≥ N. Jede Stufe eines Asynchronzählers halbiert die Frequenz, daher läuft der letzte Ausgang eines Mod-N-Zählers mit fclk/N. Ein Johnson-Zähler aus n Flipflops hat 2n Zustände, ein Ringzähler n.

Folge für 8 Flipflops

10000000 → 01000000 → 00100000 → 00010000 → 00001000 → 00000100 → 00000010 → 00000001

Anzahl der Zustände

N = 8

Antwort

N = 8
5.Messdatenerfassung und Abtastung

Antwort: D = 78

ADC-Auflösung: Ein N-Bit-Umsetzer teilt seinen Vollaussteuerbereich VFSR in 2ᴺ Codes, von 0 bis 2ᴺ − 1. Ein Schritt ist 1 LSB = VFSR/2ᴺ: die kleinste Änderung, die der Umsetzer anzeigen kann. Ein abschneidender ADC liefert den Code ⌊Vin/LSB⌋; ein rundender ADC liegt nie mehr als ½ LSB vom wahren Wert entfernt, das ist sein Quantisierungsfehler. Jedes zusätzliche Bit halbiert das LSB und erhöht das ideale Signal-Quantisierungsrausch-Verhältnis SQNR = 6,02·N + 1,76 dB für einen vollausgesteuerten Sinus um etwa 6 dB. Um eine Auflösung r über einer Spanne zu erreichen, wähle das kleinste N mit 2ᴺ ≥ Spanne/r.

Schrittweite

1 LSB = 5/210 = 4,883 mV

Code

Vin/LSB = 385/4,883 = 78,85
Code = ⌊78,85⌋ = 78

Antwort

D = 78

Binär ist das 0001001110.

6.Messdatenerfassung und Abtastung

Antwort: e = −1,357 %

UART: Eine asynchrone serielle Verbindung sendet jedes Byte als Frame: ein Startbit (low), die Datenbits, ein optionales Paritätsbit und ein oder zwei Stoppbits (high). Die Baudrate ist die Anzahl der Bits pro Sekunde, ein Bit dauert also Tb = 1/Baudrate und ein Frame aus n Bits dauert n/Baudrate. Das übliche 8N1-Format hat 10 Bits pro Byte. Der Baudratengenerator teilt den Takt: Baudrate = fclk/(16·D) mit einer ganzen Zahl D, sodass die tatsächliche Baudrate leicht vom Sollwert abweicht; ein Fehler unter etwa 2 % ist meist akzeptabel.

Teiler

D = 10·10⁶/(16·19200) = 32,55 → 33

Tatsächliche Baudrate

10·10⁶/(16·33) = 18939 Bd

Fehler

(18939 − 19200)/19200·100 = −1,357 %

Antwort

e = −1,357 %

Ein Fehler unter etwa 2 % ist meist akzeptabel.

ExamProblems · examproblems.com/courses/digital-electronics