Formelsammlungen, die wichtigsten Lösungsschritte zu jedem Thema und 6 Übungsaufgaben, mit vollständigen Lösungen am Ende.
Das 8-Bit-Muster 1110 0000 speichert eine vorzeichenbehaftete Ganzzahl im Zweierkomplement. Welchen Wert N hat sie im Dezimalsystem?
Setze die Bits auf das 8-Bit-Ergebnis von 0101 0001 << 2. Welchen Wert R hat das Ergebnis dezimal?
Vereinfache F = AC′ + A′B′C′ + A′C + AB′C′ zur minimalen Summe von Produkten. Wie viele Literale L enthält der vereinfachte Ausdruck?
Ein Mod-60-Zähler muss 60 verschiedene Zustände durchlaufen. Wie viele Flipflops n braucht er mindestens?
Eine Sinuswelle mit 57,5 kHz wird ohne Anti-Aliasing-Filter mit 50 kHz abgetastet. Bei welcher Frequenz fa erscheint sie in den Abtastwerten? Gib sie in kHz an.
Ein Mikrocontroller mit 20 MHz Takt stellt seine UART-Baudrate als fclk/(16·D) ein, wobei D eine ganze Zahl ist, die auf den nächsten Wert gerundet wird. Die Zielbaudrate beträgt 115200 Baud. Bestimme den prozentualen Fehler der tatsächlichen Baudrate (positiv, wenn sie zu schnell ist).
Antwort: N = −32
Stellenwertsysteme: Jede Ziffer ist ihren Wert mal eine Potenz der Basis wert. Im Binärsystem sind die Stellen 1, 2, 4, 8, 16, … wert, im Hexadezimalsystem 1, 16, 256, …, wobei A–F für 10–15 stehen. Im 8-Bit-Zweierkomplement ist das linke Bit −128 statt +128 wert; so werden negative Zahlen gespeichert.
Die übrigen Bits behalten ihre normalen positiven Werte.
Antwort: R = 68
Bits setzen: Jedes Bit hat den Wert einer Zweierpotenz (128, 64, …, 1). Eine Hexadezimalziffer entspricht genau vier Bits, und im 8-Bit-Zweierkomplement hat das linke Bit den Wert −128. Bitweise Operationen wirken auf jede Bitposition einzeln.
Das Linksschieben um 2 verschiebt jedes Bit um 2 Stellen nach links; Bits, die am linken Ende herausfallen, gehen verloren, und rechts kommen Nullen nach.
Antwort: L = 6
Boolesche Algebra: Die Regeln, die Ausdrücke vereinfachen, sind X + X′ = 1 und X·X′ = 0, X + X = X, die Absorption X + X·Y = X, die Zusammenfassungsregel X·Y + X·Y′ = X, X + X′Y = X + Y und das Konsensus-Theorem XY + X′Z + YZ = XY + X′Z. Die De-Morganschen Gesetze machen aus (X·Y)′ den Ausdruck X′ + Y′ und aus (X + Y)′ den Ausdruck X′·Y′. Ein Karnaugh-Diagramm wendet diese Regeln grafisch an: Jede Gruppe aus zwei benachbarten Feldern ist eine Anwendung von XY + XY′ = X.
Es gibt eine weitere Gruppierung derselben Größe; sie hat dieselbe Anzahl von Literalen.
Antwort: n = 6
Flipflops und Zähler: Ein Flipflop ändert sich nur bei der aktiven Taktflanke. D übernimmt seinen Eingang (Q⁺ = D); T kippt bei T = 1; JK hält bei 00, setzt bei 01 zurück, setzt bei 10 und kippt bei 11. Ein n-Bit-Binärzähler hat 2ⁿ Zustände und zählt modulo 2ⁿ; ein Mod-N-Zähler läuft 0, 1, …, N − 1 und wieder auf 0 und braucht die kleinste Anzahl n von Flipflops mit 2ⁿ ≥ N. Jede Stufe eines Asynchronzählers halbiert die Frequenz, daher läuft der letzte Ausgang eines Mod-N-Zählers mit fclk/N. Ein Johnson-Zähler aus n Flipflops hat 2n Zustände, ein Ringzähler n.
Antwort: fa = 7,5 kHz
Abtastung: Ein ADC misst das Signal fs-mal pro Sekunde. Nach dem Nyquist-Shannon-Theorem wird eine Frequenz f nur dann korrekt erfasst, solange f < fs/2 gilt, der Nyquist-Frequenz (Faltungsfrequenz); die Abtastrate muss also größer sein als das Doppelte der höchsten Signalfrequenz. Eine höhere Frequenz geht nicht verloren: Sie erscheint als Alias bei fa = |f − k·fs|, wobei die ganze Zahl k das Ergebnis in den Bereich zwischen 0 und fs/2 bringt. Die Abtastwerte können beide nicht unterscheiden, daher muss ein analoges Anti-Aliasing-Filter vor dem ADC alles oberhalb von fs/2 entfernen.
Die gestrichelte Kurve in der Abbildung ist der Alias: Sie verläuft genau durch dieselben Abtastwerte.
Antwort: e = −1,357 %
UART: Eine asynchrone serielle Verbindung sendet jedes Byte als Frame: ein Startbit (low), die Datenbits, ein optionales Paritätsbit und ein oder zwei Stoppbits (high). Die Baudrate ist die Anzahl der Bits pro Sekunde, ein Bit dauert also Tb = 1/Baudrate und ein Frame aus n Bits dauert n/Baudrate. Das übliche 8N1-Format hat 10 Bits pro Byte. Der Baudratengenerator teilt den Takt: Baudrate = fclk/(16·D) mit einer ganzen Zahl D, sodass die tatsächliche Baudrate leicht vom Sollwert abweicht; ein Fehler unter etwa 2 % ist meist akzeptabel.
Ein Fehler unter etwa 2 % ist meist akzeptabel.
ExamProblems · examproblems.com/courses/digital-electronics