n Bit: 2ⁿ Zustände; Mod-N: kleinstes n mit 2ⁿ ≥ N; fout = fclk/N
Asynchronzähler
fmax = 1/(n·tpd)
Ring- und Johnson-Zähler
n und 2n Zustände
Methode
Gehe bei einer Schaltung von den Eingängen zum Ausgang vor, ein Gatter nach dem anderen, und schreibe den Wert an jede Leitung, oder schreibe ihren Ausdruck auf und fülle die Wahrheitstabelle aus.
Trage zum Vereinfachen die Einsen (und die Don’t-Cares als X) in ein Karnaugh-Diagramm mit Zeilen und Spalten im Gray-Code ein: 00, 01, 11, 10.
Decke die Einsen mit möglichst wenigen und möglichst großen Gruppen aus 1, 2, 4, 8 oder 16 Feldern ab, auch über den Rand hinweg; jede Gruppe ist ein Produktterm aus den Variablen, die konstant bleiben. Fasse für die POS-Form die Nullen zusammen.
Lies bei Flipflops und Zählern die Eingänge an jeder aktiven Taktflanke ab, schreibe den Zustand nach jeder Flanke auf und denke daran, dass ein n-Bit-Zähler nach 2ⁿ Zuständen überläuft.
Messdatenerfassung und Abtastung
Nyquist-Kriterium
fs > 2·fmax, fN = fs/2
Alias-Frequenz
fa = |f − k·fs|, k = round(f/fs)
Schrittweite
1 LSB = VFSR/2ᴺ
Quantisierungsfehler (Runden)
±½ LSB
ADC-Code bei Abschneiden
D = ⌊Vin/LSB⌋
Bits für eine Auflösung r
2ᴺ ≥ span/r
Ideales SQNR, Sinus mit Vollaussteuerung
SQNR = 6,02·N + 1,76 dB
Datenrate
Kanäle × fs × N bit/s
Gemultiplexter ADC
fs = 1/(n·(tc + tset))
UART
Tb = 1/Baudrate; 8N1 = 10 Bit pro Byte; Byte/s = Baudrate/Bits pro Frame
Baudraten-Teiler
baud = fclk/(16·D)
Methode
Schreibe auf, was gegeben ist: Abtastrate, Signalfrequenzen, Bitanzahl, Eingangsbereich, Baudrate.
Vergleiche bei Abtastaufgaben jede Frequenz mit fs/2; eine höhere Frequenz erscheint bei fa = |f − k·fs| mit dem nächstgelegenen Vielfachen von fs.
Bestimme bei Auflösungsaufgaben 1 LSB = VFSR/2ᴺ oder das kleinste N mit 2ᴺ ≥ Spanne/Auflösung.
Zähle bei Datenraten und UART-Verbindungen alles, was gesendet wird: Kanäle, Abtastwerte pro Sekunde, Bits oder ganze Bytes pro Abtastwert sowie Start-, Paritäts- und Stoppbits jedes Frames.
2Übungsaufgaben
1.ZahlensystemeMittel
Schreibe −71 als 8-Bit-Muster im Zweierkomplement. Lies das Muster als vorzeichenlose Binärzahl: Welchen Wert U hat es im Dezimalsystem?
N = −718 bit
U =
2.ZahlensystemeSchwer
Setze die Bits auf das 8-Bit-Ergebnis von 0101 0100 XOR 1111 0101. Welchen Wert R hat das Ergebnis dezimal?
Ein 4-zu-1-Multiplexer hat die Auswahleingänge S₁ = A und S₀ = B, und seine Dateneingänge liegen auf I₀ = C′, I₁ = C, I₂ = 0, I₃ = C. Für wie viele der 8 Kombinationen von A, B und C ist der Ausgang F = 1? Bestimme N.
Ein 4-Bit-Schieberegister Q₃Q₂Q₁Q₀ enthält 0000. Bei jeder Taktflanke werden die Bits um eine Stelle nach rechts geschoben (Q₃ → Q₂ → Q₁ → Q₀, Q₀ geht verloren), und der serielle Eingang gelangt in Q₃. Der serielle Eingang ist 0, 1, 1, 1, 0, 1, 0 an den 7 Flanken. Gib den Endzustand Q = Q₃Q₂Q₁Q₀ als Dezimalzahl an.
Q₃Q₂Q₁Q₀ = 00000, 1, 1, 1, 0, 1, 0
Q =
5.Messdatenerfassung und AbtastungMittel
Ein UART sendet Bytes mit 9600 Baud im Format 8N1: 8 Datenbits, keine Parität und 1 Stoppbit(s), plus das Startbit. Bestimme die größte Anzahl an Datenbytes pro Sekunde, die er übertragen kann.
baud = 9600 Bd8N1
RB = B/s
6.Messdatenerfassung und AbtastungSchwer
Ein Temperatursensor liefert 20 mV/°C (0 V bei 0 °C). Sein Signal wird 1-fach verstärkt und einem 8-Bit-ADC mit einem Bereich von 0 bis 2,5 V zugeführt (1 LSB = VFSR/2ᴺ). Bestimme die Temperaturänderung ΔTLSB, die einem LSB entspricht.
S = 20 mV/°CG = 1N = 8VFSR = 2,5 V
ΔTLSB = °C
3Lösungen
1.Zahlensysteme
Antwort: U = 185
Stellenwertsysteme: Jede Ziffer ist ihren Wert mal eine Potenz der Basis wert. Im Binärsystem sind die Stellen 1, 2, 4, 8, 16, … wert, im Hexadezimalsystem 1, 16, 256, …, wobei A–F für 10–15 stehen. Im 8-Bit-Zweierkomplement ist das linke Bit −128 statt +128 wert; so werden negative Zahlen gespeichert.
Invertieren und eins addieren
71 = 0100 0111
invertiert: 1011 1000
+1 → 1011 1001
Vorzeichenlos lesen
1011 1001₂ = 256 − 71 = 185
Antwort
U = 185
2.Zahlensysteme
Antwort: R = 161
Bits setzen: Jedes Bit hat den Wert einer Zweierpotenz (128, 64, …, 1). Eine Hexadezimalziffer entspricht genau vier Bits, und im 8-Bit-Zweierkomplement hat das linke Bit den Wert −128. Bitweise Operationen wirken auf jede Bitposition einzeln.
Bit für Bit
XOR ergibt 1, wo sich die beiden Bits unterscheiden.
Multiplexer: Ein 2ⁿ-zu-1-Multiplexer schaltet einen seiner Dateneingänge auf den Ausgang durch; die als Binärzahl gelesenen Auswahlleitungen bestimmen, welchen. Bei einem 4-zu-1-MUX mit den Auswahleingängen S₁S₀ = AB gilt F = A′B′·I₀ + A′B·I₁ + AB′·I₂ + AB·I₃. Legt man die Dateneingänge auf 0, 1, C oder C′, erzeugt der MUX jede Funktion von A, B und C, was ein gängiger Weg ist, Logik mit einem Baustein aufzubauen.
Flipflops und Zähler: Ein Flipflop ändert sich nur bei der aktiven Taktflanke. D übernimmt seinen Eingang (Q⁺ = D); T kippt bei T = 1; JK hält bei 00, setzt bei 01 zurück, setzt bei 10 und kippt bei 11. Ein n-Bit-Binärzähler hat 2ⁿ Zustände und zählt modulo 2ⁿ; ein Mod-N-Zähler läuft 0, 1, …, N − 1 und wieder auf 0 und braucht die kleinste Anzahl n von Flipflops mit 2ⁿ ≥ N. Jede Stufe eines Asynchronzählers halbiert die Frequenz, daher läuft der letzte Ausgang eines Mod-N-Zählers mit fclk/N. Ein Johnson-Zähler aus n Flipflops hat 2n Zustände, ein Ringzähler n.
UART: Eine asynchrone serielle Verbindung sendet jedes Byte als Frame: ein Startbit (low), die Datenbits, ein optionales Paritätsbit und ein oder zwei Stoppbits (high). Die Baudrate ist die Anzahl der Bits pro Sekunde, ein Bit dauert also Tb = 1/Baudrate und ein Frame aus n Bits dauert n/Baudrate. Das übliche 8N1-Format hat 10 Bits pro Byte. Der Baudratengenerator teilt den Takt: Baudrate = fclk/(16·D) mit einer ganzen Zahl D, sodass die tatsächliche Baudrate leicht vom Sollwert abweicht; ein Fehler unter etwa 2 % ist meist akzeptabel.
Bits pro Frame
1 + 8 + 0 + 1 = 10
Byterate
9600/10 = 960 B/s
Antwort
RB = 960 B/s
6.Messdatenerfassung und Abtastung
Antwort: ΔTLSB = 0,4883 °C
ADC-Auflösung: Ein N-Bit-Umsetzer teilt seinen Vollaussteuerbereich VFSR in 2ᴺ Codes, von 0 bis 2ᴺ − 1. Ein Schritt ist 1 LSB = VFSR/2ᴺ: die kleinste Änderung, die der Umsetzer anzeigen kann. Ein abschneidender ADC liefert den Code ⌊Vin/LSB⌋; ein rundender ADC liegt nie mehr als ½ LSB vom wahren Wert entfernt, das ist sein Quantisierungsfehler. Jedes zusätzliche Bit halbiert das LSB und erhöht das ideale Signal-Quantisierungsrausch-Verhältnis SQNR = 6,02·N + 1,76 dB für einen vollausgesteuerten Sinus um etwa 6 dB. Um eine Auflösung r über einer Spanne zu erreichen, wähle das kleinste N mit 2ᴺ ≥ Spanne/r.