Electrónica digital: pack de repaso

Hojas de fórmulas, los pasos clave de los métodos de cada tema y 6 problemas de práctica, con las soluciones completas al final.

Problemas nuevosVolver a la asignatura

En la ventana de impresión, elige «Guardar como PDF» para conservar una copia en tu dispositivo.

1Fórmulas y métodos

Sistemas de numeración

Valores posicionales
binario 2k, octal 8k, hexadecimal 16k
A decimal
Σ dk·bk
Desde decimal
divide entre la base y lee los restos de abajo arriba
Hexadecimal ↔ binario
un dígito hexadecimal = 4 bits
Complemento a dos
invierte los bits y suma 1

Lógica digital: puertas, mapas K y biestables

Puertas básicas
A·B, A + B, A′, (A·B)′, (A + B)′, A ⊕ B
Reglas de Boole
X + X′ = 1, X·X′ = 0, X + XY = X, XY + XY′ = X
De Morgan
(X·Y)′ = X′ + Y′, (X + Y)′ = X′·Y′
Orden del mapa de Karnaugh
00, 01, 11, 10 (Gray code)
Grupo de 2ᵏ celdas
pierde k variables
Multiplexor de 4 a 1
F = A′B′I0 + A′BI1 + AB′I2 + ABI3
Biestables
D: Q⁺ = D, T: Q⁺ = T ⊕ Q, JK: Q⁺ = JQ′ + K′Q
Contadores
n bits: 2ⁿ estados; módulo N: el menor n con 2ⁿ ≥ N; fsal = fclk/N
Contador asíncrono
fmax = 1/(n·tpd)
Contadores en anillo y Johnson
n y 2n estados

Método

  1. En un circuito, trabaja desde las entradas hasta la salida puerta por puerta y escribe el valor en cada hilo, o escribe su expresión y rellena la tabla de verdad.
  2. Para simplificar, coloca los 1 (y las indiferencias como X) en un mapa de Karnaugh con filas y columnas en código Gray: 00, 01, 11, 10.
  3. Cubre los 1 con los menos grupos posibles y lo más grandes posible, de 1, 2, 4, 8 o 16 celdas, envolviendo los bordes; cada grupo es un término producto formado por las variables que permanecen constantes. Agrupa los 0 para la forma POS.
  4. En biestables y contadores, lee las entradas en cada flanco activo del reloj, anota el estado tras cada flanco y recuerda que un contador de n bits da la vuelta tras 2ⁿ estados.

Adquisición de datos y muestreo

Criterio de Nyquist
fs > 2·fmax, fN = fs/2
Frecuencia de aliasing
fa = |f − k·fs|, k = round(f/fs)
Tamaño del paso
1 LSB = VFSR/2ᴺ
Error de cuantización (redondeo)
±½ LSB
Código del ADC con truncamiento
D = ⌊Vin/LSB⌋
Bits para una resolución r
2ᴺ ≥ span/r
SQNR ideal, senoide a fondo de escala
SQNR = 6,02·N + 1,76 dB
Tasa de datos
canales × fs × N bit/s
ADC multiplexado
fs = 1/(n·(tc + tset))
UART
Tb = 1/baudios; 8N1 = 10 bits por byte; bytes/s = baudios/bits por trama
Divisor de la tasa de baudios
baud = fclk/(16·D)

Método

  1. Anota los datos: frecuencia de muestreo, frecuencias de la señal, número de bits, rango de entrada, tasa de baudios.
  2. En las preguntas de muestreo, compara cada frecuencia con fs/2; una frecuencia mayor aparece en fa = |f − k·fs|, con el múltiplo de fs más cercano.
  3. En las preguntas de resolución, halla 1 LSB = VFSR/2ᴺ, o el menor N con 2ᴺ ≥ rango/resolución.
  4. En las tasas de datos y los enlaces UART, cuenta todo lo que se envía: canales, muestras por segundo, bits o bytes completos por muestra, y los bits de inicio, paridad y parada de cada trama.

2Problemas de práctica

1.Sistemas de numeraciónMedia
complemento a dos de 8 bits0−12806403201608040201

Pon los bits para que almacenen −75 en complemento a dos de 8 bits. Leído como un número sin signo, ¿cuál es el valor U del patrón?

N = −758 bit
U =
2.Sistemas de numeraciónDifícil
complemento a dos de 16 bits, N = ??signo???????????????

¿Cuál es el entero más negativo N que se puede guardar en complemento a dos de 16 bits?

16 bit
N =
3.Lógica digital: puertas, mapas K y biestablesMedia
ABC000111100101324576

Simplifica F = A′B + A′BC′ + A′BC + ABC a su forma mínima de suma de productos. ¿Cuántos literales, L, contiene la expresión simplificada?

F = A′B + A′BC′ + A′BC + ABC
L =
4.Lógica digital: puertas, mapas K y biestablesDifícil
TQ0​Q0​TQ1​Q1​TQ2​Q2​TQ3​Q3​CLK

Un contador asíncrono (de rizado) de 4 bits se construye con biestables con un retardo de propagación de 10 ns cada uno. Todas las salidas deben haberse estabilizado antes del siguiente flanco de reloj. Halla la frecuencia máxima de reloj fmax.

n = 4tpd = 10 ns
fmax = MHz
5.Adquisición de datos y muestreoMedia
Vin​N = 122,5 V01 LSB2,191 V?

Un ADC de 12 bits con un rango de entrada de 0 a 2,5 V trunca: su código de salida es ⌊Vin/LSB⌋ con 1 LSB = VFSR/2ᴺ. Halla el código de salida decimal D para una entrada de 2,191 V.

N = 12VFSR = 2,5 VVin = 2,191 V
D =
6.Adquisición de datos y muestreoDifícil
T20 mV/°C×5∿01N = 12, 10 V? °C/LSB

Un sensor de temperatura da 20 mV/°C (0 V a 0 °C). Su señal se amplifica 5 veces y se aplica a un ADC de 12 bits con un rango de 0 a 10 V (1 LSB = VFSR/2ᴺ). Halla la variación de temperatura ΔTLSB que corresponde a un LSB.

S = 20 mV/°CG = 5N = 12VFSR = 10 V
ΔTLSB = °C

3Disoluciones

1.Sistemas de numeración

Respuesta: U = 181

Poner bits: cada bit vale una potencia de dos (128, 64, …, 1). Un dígito hexadecimal son exactamente cuatro bits, y en complemento a dos de 8 bits el bit de más a la izquierda vale −128. Las operaciones bit a bit actúan sobre cada posición de bit por separado.

Invertir y sumar uno

75 = 0100 1011
invertido: 1011 0100
+1 → 1011 0101

Leerlo sin signo

1011 0101₂ = 256 − 75 = 181

Respuesta

U = 181
2.Sistemas de numeración

Respuesta: N = −32768

Sistemas de numeración posicionales: cada dígito vale su valor por una potencia de la base. En binario las posiciones valen 1, 2, 4, 8, 16, …; en hexadecimal 1, 16, 256, …, con A–F para 10–15. En complemento a dos de 8 bits, el bit de la izquierda vale −128 en vez de +128; así se guardan los números negativos.

Valor más negativo

−215 = −32768

Respuesta

N = −32768
3.Lógica digital: puertas, mapas K y biestables

Respuesta: L = 4

Álgebra de Boole: las reglas que simplifican expresiones son X + X′ = 1 y X·X′ = 0, X + X = X, la absorción X + X·Y = X, la regla de combinación X·Y + X·Y′ = X, X + X′Y = X + Y y el teorema del consenso XY + X′Z + YZ = XY + X′Z. Las leyes de De Morgan convierten (X·Y)′ en X′ + Y′ y (X + Y)′ en X′·Y′. Un mapa de Karnaugh aplica estas reglas de forma gráfica: cada grupo de dos celdas vecinas es un uso de XY + XY′ = X.

Minitérminos de la expresión

A′B → m(2, 3)
A′BC′ → m(2)
A′BC → m(3)
ABC → m(7)
ABC00011110010001131204051706

Agrupa y lee

F = BC + A′B

Cuenta los literales

L = 4

Respuesta

L = 4
4.Lógica digital: puertas, mapas K y biestables

Respuesta: fmax = 25 MHz

Biestables y contadores: un biestable cambia solo en el flanco activo del reloj. D copia su entrada (Q⁺ = D); T conmuta cuando T = 1; JK mantiene con 00, pone a 0 con 01, pone a 1 con 10 y conmuta con 11. Un contador binario de n bits tiene 2ⁿ estados y cuenta módulo 2ⁿ; un contador módulo N cuenta 0, 1, …, N − 1 y vuelve a 0, y necesita el menor n con 2ⁿ ≥ N biestables. Cada etapa de un contador asíncrono divide la frecuencia a la mitad, así que la última salida de un contador módulo N funciona a fclk/N. Un contador Johnson de n biestables tiene 2n estados y un contador en anillo, n.

Tiempo de estabilización en el peor caso

T = 4·10 ns = 40 ns

Frecuencia máxima

fmax = 1/40 ns = 25 MHz

Respuesta

fmax = 25 MHz
5.Adquisición de datos y muestreo

Respuesta: D = 3589

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Tamaño del paso

1 LSB = 2,5/212 = 0,6104 mV

Código

Vin/LSB = 2191/0,6104 = 3590
código = ⌊3590⌋ = 3589

Respuesta

D = 3589

En binario es 111000000101.

6.Adquisición de datos y muestreo

Respuesta: ΔTLSB = 0,02441 °C

Resolución del ADC: un convertidor de N bits divide su rango de fondo de escala VFSR en 2ᴺ códigos, de 0 a 2ᴺ − 1. Un paso es 1 LSB = VFSR/2ᴺ: el cambio más pequeño que puede mostrar el convertidor. Un ADC con truncamiento da el código ⌊Vin/LSB⌋; un ADC con redondeo nunca se aparta más de ½ LSB del valor real, que es su error de cuantización. Cada bit adicional reduce a la mitad el LSB y suma unos 6 dB a la relación señal/ruido de cuantización ideal SQNR = 6,02·N + 1,76 dB para una senoide a fondo de escala. Para alcanzar una resolución r en un rango, elige el menor N con 2ᴺ ≥ rango/r.

Tamaño del paso

1 LSB = 10000/4096 = 2,441 mV

Sensibilidad en el ADC

20·5 = 100 mV/°C

Resolución de temperatura

ΔTLSB = 2,441/100 = 0,02441 °C

Respuesta

ΔTLSB = 0,02441 °C

El ADC alcanza el fondo de escala a 100 °C.

ExamProblems · examproblems.com/courses/digital-electronics